🎙️ เรื่องเล่าจาก UAL256: เมื่อ AMD สร้างระบบ rack-scale ที่ไม่ใช่แค่แรง แต่ “เชื่อมโยงทุกอย่าง” ด้วย Ultra Ethernet และ Vulcano switch แม้ AMD ยังไม่เปิดตัว Instinct MI400 อย่างเป็นทางการ แต่บริษัทก็เริ่มเผยโครงสร้างของรุ่นถัดไป—Instinct MI500 UAL256 ซึ่งเป็น rack-scale system รุ่นที่สอง ต่อจาก MI450X “Helios” ที่จะเปิดตัวในปี 2026 ในระบบ UAL256 แต่ละ compute node จะประกอบด้วย 1 CPU รหัส “Verano” ที่ใช้สถาปัตยกรรม Zen 7 และ 4 GPU รุ่น MI500 โดยรวมแล้ว Mega Pod หนึ่งชุดจะมี 64 CPU และ 256 GPU กระจายอยู่ในสองแร็คหลัก (32-node ต่อแร็ค) และเชื่อมต่อกันด้วยแร็คกลางที่มี 18 networking trays แต่ละ tray จะใช้ Vulcano switch ASICs จำนวน 4 ตัว ที่รองรับ throughput ระดับ 800G ต่อ tray และผลิตบนเทคโนโลยี 3nm ของ TSMC ซึ่งถือเป็นการยกระดับการเชื่อมต่อภายใน rack-scale system อย่างแท้จริง Verano CPU จะใช้ Socket SP7 และรองรับ PCIe Gen 6, UALink และ Ultra Ethernet ซึ่งเป็นมาตรฐานใหม่ที่ AMD กำลังผลักดันให้เป็นโครงสร้างพื้นฐานของ AI/HPC ในยุคถัดไป โดยยังไม่ยืนยันว่าจะเพิ่มจำนวนคอร์เกิน 256 cores ต่อแพ็กเกจเหมือน Venice หรือไม่ ✅ โครงสร้างของ Instinct MI500 UAL256 ➡️ ประกอบด้วย 64 Verano CPUs และ 256 MI500 GPUs ➡️ แบ่งเป็นสองแร็คหลัก (32-node ต่อแร็ค) และแร็คกลางสำหรับ networking ➡️ ใช้ Vulcano switch ASICs ที่รองรับ 800G throughput ต่อ tray ✅ สถาปัตยกรรมของ Verano CPU ➡️ ใช้ Zen 7 microarchitecture ที่เน้น IPC และ instruction set ใหม่ ➡️ ยังคงใช้ Socket SP7 และรองรับ PCIe Gen 6, UALink, Ultra Ethernet ➡️ ยังไม่ยืนยันว่าจะเพิ่ม core count เกิน 256 cores ต่อแพ็กเกจ ✅ เทคโนโลยีการเชื่อมต่อภายในระบบ ➡️ Vulcano switch ผลิตบน TSMC 3nm node ➡️ รองรับ external throughput ระดับ 800G ➡️ ใช้ Ultra Ethernet เป็นโครงสร้างหลักในการเชื่อมต่อ GPU/CPU ✅ แผนการเปิดตัว ➡️ MI450X “Helios” จะเปิดตัวในครึ่งหลังของปี 2026 ➡️ MI500 UAL256 Mega Pod จะเปิดตัวในปี 2027 ➡️ เป็นระบบ rack-scale รุ่นที่สองของ AMD สำหรับ AI และ HPC https://www.techpowerup.com/340598/amd-instinct-mi500-ual256-mega-pod-to-scale-up-to-256-gpus-64-verano-cpus

✨ โปรพิเศษ ลดทันที 1,000.- เหลือเพียง 78,900.- 💥 หมดเขต 24 ส.ค. 68 นี้เท่านั้น ⏰ 🌍 อิตาลีสุดโรแมนติก 9 วัน 6 คืน เดินทาง ต.ค. 68 – ปีใหม่ ✈️ สายการบิน Emirates (EK) 🌟 ไฮไลท์สุดฟิน 🏛 มิลาน – มหาวิหารแห่งเมืองมิลาน – แกลเลอรี วิคเตอร์ เอ็มมานูเอล 🏞 ทะเลสาบโคโม – ซิร์เมโอเน่ – เวโรนา – บ้านจูเลียต ⛴ เกาะเวนิส – โนเวนต้า เอ้าเลท – โบโลญญ่า – โมเดนา 🏎 พิพิธภัณฑ์เฟอร์รารี่ – ปาร์มา – ลา สเปเซีย 🚆 ชิงเกวแตร์เร่ – ริโอแมกจิโอเร่ – มานาโรล่า – มอนเตรอสโซ อัล มาเร 🗼 ปิซ่า – หอเอนปิซา – ฟลอเรนซ์ – โรม 🏟 โคลอสเซี่ยม – วาติกัน – โบสถ์ซิสทีน – น้ำพุเทรวี – บันไดสเปน ดูรายละเอียดเพิ่มเติม https://78s.me/ea1b6a ดูทัวร์โปรนาทีทองทั้งหมดได้ที่ https://78s.me/e7d802 LINE ID: @etravelway 78s.me/d0c307 Facebook: etravelway 78s.me/8a4061 Twitter: @eTravelWay 78s.me/e603f5 Tiktok : https://78s.me/543eb9 📷: etravelway 78s.me/05e8da ☎️: 0 2116 6395 #ทัวร์โปรนาทีทอง #แพ็คเกจทัวร์ #จัดกรุ๊ปส่วนตัว #eTravelway #ItalyTrip #ทัวร์อิตาลี #Milan #Venice #Florence #Rome #CinqueTerre #FerrariMuseum #เที่ยวอิตาลี #โปรทัวร์ยุโรป #ลดราคา

🏭 TSMC ขึ้นราคาชิป 2nm เป็น $30,000 ต่อเวเฟอร์ – โรงงานในสหรัฐฯ เริ่มทำกำไรต่อเนื่อง TSMC ผู้ผลิตชิปอันดับหนึ่งของโลก เตรียมขึ้นราคาชิปขนาด 2 นาโนเมตรเป็น $30,000 ต่อเวเฟอร์ ซึ่งเพิ่มขึ้นกว่า 66% จากราคาชิป 3nm ที่เคยอยู่ที่ประมาณ $18,000 โดยราคานี้สะท้อนต้นทุนการผลิตที่สูงขึ้น และเป็นกลยุทธ์ของ TSMC ที่ต้องการคัดกรองลูกค้าให้เหลือเฉพาะบริษัทที่สามารถจ่ายเพื่อเทคโนโลยีระดับสูง เช่น Apple, NVIDIA, AMD และ Intel แม้ราคาจะสูง แต่ TSMC รายงานว่า yield หรืออัตราการผลิตสำเร็จของชิป 2nm เริ่มแตะระดับ 90% สำหรับชิป SRAM ขนาดเล็ก ซึ่งถือว่าเป็นสัญญาณดีสำหรับการเข้าสู่การผลิตจำนวนมากภายในปีนี้ โดย Apple คาดว่าจะใช้ชิป 2nm ใน iPhone 18 Pro และ AMD จะใช้ใน Zen 6 “Venice” CPUs ด้านโรงงานในรัฐแอริโซนา ซึ่งเคยถูกวิจารณ์เรื่องต้นทุนสูง ตอนนี้กลับทำกำไรได้ต่อเนื่องเป็นไตรมาสที่สอง โดยมีรายได้กว่า NT$4.2 พันล้านในไตรมาสล่าสุด และมีลูกค้าหลักคือ Apple, NVIDIA และ AMD ซึ่งช่วยให้มีคำสั่งซื้อที่มั่นคง อย่างไรก็ตาม นักวิเคราะห์เตือนว่าค่าเสื่อมราคาของโรงงานในสหรัฐฯ อาจกระทบต่อกำไรในระยะยาว และโรงงานในญี่ปุ่นของ TSMC ยังขาดทุนอยู่ในครึ่งปีแรก ✅ ข้อมูลจากข่าวหลัก ➡️ TSMC ขึ้นราคาชิป 2nm เป็น $30,000 ต่อเวเฟอร์ เพิ่มขึ้น 66% จาก 3nm ➡️ Yield ของชิป 2nm แตะระดับ 90% สำหรับชิป SRAM ขนาดเล็ก ➡️ Apple, AMD, NVIDIA และ Intel เตรียมใช้เทคโนโลยี 2nm ในผลิตภัณฑ์ใหม่ ➡️ โรงงาน TSMC ในรัฐแอริโซนาเริ่มทำกำไรต่อเนื่องเป็นไตรมาสที่สอง ➡️ รายได้ล่าสุดของโรงงานแอริโซนาอยู่ที่ NT$4.2 พันล้าน ➡️ โรงงานนี้เริ่มผลิตชิป 4nm ตั้งแต่ Q4 ปี 2024 ➡️ ลูกค้าหลักของโรงงานคือ Apple, NVIDIA และ AMD ➡️ TSMC เตรียมขยายโรงงานในสหรัฐฯ เพิ่มอีกสองแห่ง ✅ ข้อมูลเสริมจากภายนอก ➡️ ชิป 2nm ใช้สถาปัตยกรรม Gate-All-Around (GAA) เพื่อควบคุมกระแสไฟฟ้าได้แม่นยำขึ้น ➡️ N2P และ N2X จะเป็นรุ่นต่อยอดจาก 2nm โดยเพิ่มประสิทธิภาพและลดการใช้พลังงาน ➡️ ราคาชิปอาจแตะ $45,000 ต่อเวเฟอร์เมื่อเข้าสู่ยุค 1.4nm (Angstrom era) ➡️ การขึ้นราคาชิปสะท้อนว่าต้นทุนต่อทรานซิสเตอร์ไม่ได้ลดลงอีกแล้ว ➡️ Samsung ยังมี yield ต่ำกว่า TSMC ที่ประมาณ 40% และใช้กลยุทธ์ราคาถูกเพื่อดึงลูกค้า ➡️ โรงงานในญี่ปุ่นของ TSMC ยังขาดทุน และไม่ผลิตชิปรุ่นล่าสุด https://wccftech.com/tsmc-latest-chips-to-get-super-expensive-with-30k-wafer-tag-us-arizona-plant-becomes-profitable-for-second-consecutive-quarter/

🔮 AMD เตรียมเปิดแผนอนาคต Zen 6, RDNA 5, CDNA และ UDNA ในงานใหญ่เดือนพฤศจิกายน AMD ประกาศจัดงาน Financial Analyst Day ในวันที่ 11 พฤศจิกายน 2025 ที่นิวยอร์ก ซึ่งจะเป็นเวทีสำคัญในการเปิดเผยแผนพัฒนาเทคโนโลยีในระยะยาว โดยเฉพาะ CPU ตระกูล Zen รุ่นใหม่, GPU สาย RDNA และ CDNA สำหรับงาน HPC และ AI รวมถึงสถาปัตยกรรมใหม่ชื่อ UDNA ที่จะเป็นหัวใจของ AI accelerators รุ่นถัดไป ในฝั่ง CPU AMD จะพูดถึง EPYC “Venice” ที่ใช้ Zen 6 และจะเปิดเผยข้อมูลเพิ่มเติมเกี่ยวกับ EPYC “Verano” ที่คาดว่าจะใช้ Zen 6 หรือ Zen 7 ในปี 2027 และอาจมีการพูดถึง Zen 8 ด้วย ด้าน GPU จะมีการเปิดตัว RDNA 5 สำหรับผู้ใช้ทั่วไป และ UDNA 6 สำหรับงาน AI โดย AMD ตั้งเป้ารวมสาย RDNA และ CDNA เข้าด้วยกันในอนาคต เพื่อสร้าง GPU ที่รองรับทั้งเกมและงานประมวลผลระดับสูง ในฝั่ง AI และ HPC AMD จะพูดถึง Instinct MI500 accelerators ที่ใช้ UDNA 6 และเทคโนโลยีการเชื่อมต่อแบบใหม่ชื่อ UALink ซึ่งจะช่วยให้ระบบ AI ขนาดใหญ่สามารถเชื่อมต่อกันได้อย่างมีประสิทธิภาพ นอกจากนี้ AMD ยังจะเปิดเผยแผนการเงินระยะยาว และกลยุทธ์ในการแข่งขันกับ Nvidia และผู้ผลิตชิปแบบ custom จาก hyperscale cloud providers ✅ ข้อมูลจากข่าวหลัก ➡️ AMD จะจัดงาน Financial Analyst Day วันที่ 11 พฤศจิกายน 2025 ที่นิวยอร์ก ➡️ งานนี้จะเปิดเผยแผนระยะยาวของ CPU, GPU, AI accelerators และเทคโนโลยีการเชื่อมต่อ ➡️ CPU EPYC “Venice” ใช้ Zen 6 และจะเปิดเผยข้อมูล EPYC “Verano” ที่อาจใช้ Zen 6 หรือ Zen 7 ➡️ อาจมีการพูดถึง Zen 8 สำหรับอนาคตระยะไกล ➡️ GPU RDNA 5 สำหรับผู้ใช้ทั่วไป และ UDNA 6 สำหรับงาน AI จะถูกเปิดเผย ➡️ Instinct MI500 accelerators จะใช้สถาปัตยกรรม UDNA 6 ➡️ เทคโนโลยี UALink จะช่วยให้ระบบ AI ขนาดใหญ่เชื่อมต่อกันได้ดีขึ้น ➡️ AMD จะเปิดเผยแผนการเงินระยะยาวและกลยุทธ์แข่งขันกับ Nvidia และผู้ผลิต custom silicon ✅ ข้อมูลเสริมจากภายนอก ➡️ Zen 6 อาจมีความเร็วทะลุ 7.0GHz และใช้ dual IMC design สำหรับการจัดการหน่วยความจำ ➡️ RDNA 5 คาดว่าจะมี IPC สูงกว่า RDNA 4 ประมาณ 5–10% ที่ความเร็วเท่าเดิม ➡️ ROCm ecosystem จะถูกขยายเพื่อรองรับ AI และ HPC มากขึ้น ➡️ AMD อาจเปิดตัว Radeon RX 10900 XT ที่ใช้ RDNA 5 แข่งกับ RTX 6090 ➡️ UDNA จะเป็นจุดรวมของ GPU สายเกมและ HPC ในอนาคต ➡️ AMD มีแผนใช้ advanced packaging technologies เพื่อเพิ่มประสิทธิภาพและลดต้นทุน https://www.tomshardware.com/pc-components/cpus/amd-to-disclose-roadmaps-in-mid-november-the-future-of-zen-6-rdna-cdna-and-udna-expected

❤️ ล่องเรือทะเลเมดิเตอร์เรเนียน 3 ประเทศสุดโรแมนติก สัมผัสความสวยงามของ อิตาลี – มอนเตเนโกร – โครเอเชีย 🌍 Royal Caribbean พร้อมบริการระดับพรีเมียม ดูแลตลอดทริปสำหรับคุณและครอบครัว 💫 🛳 Voyager of the SEAs | 12 วัน 9 คืน 📆 เดินทาง: 18 – 29 ตุลาคม 2568 📍 เส้นทางไฮไลต์: อิตาลีใต้: เมืองโบราณปอมเปอี, เนเปิ้ล, ปากปล่องภูเขาไฟเอทน่า (เมสซิน่า) มอนเตเนโกร: เมืองบาร์ และเมืองโคตอร์ริมทะเลแอดรียาติก โครเอเชีย: ดูบรอฟนิค เมืองมรดกโลก และเมืองสปลิตสุดคลาสสิก อิตาลีเหนือ: ช้อปปิ้งเอาท์เล็ตฟิเรนเซ่, มหาวิหารดูโอโม่แห่งมิลาน และเสน่ห์เวนิสล่องเรือกอนโดลา 💰 ราคาเริ่มต้นเพียง: ฿149,900 (ห้องไม่มีหน้าต่าง) ✅ พักโรงแรมในโรม 1 คืน + เวนิส 1 คืน ✅ พักบนเรือ Voyager Of The Seas 7 คืน ✅ รวมตั๋วเครื่องบินไป–กลับ ✅ หัวหน้าทัวร์ดูแลตลอดการเดินทาง ➡️ รหัสแพคเกจทัวร์ : ROYT-QR-12D9N-CVV-VCE-2510181 คลิกดูรายละเอียดโปรแกรม : 78s.me/efa9e9 ดูเรือ Royal Caribean ทั้งหมดได้ที่ https://78s.me/648705 ✅ ดูแพ็คเกจเรือทั้งหมด https://cruisedomain.com/ LINE ID: @CruiseDomain 78s.me/c54029 Facebook: CruiseDomain 78s.me/b8a121 Youtube : CruiseDomain 78s.me/8af620 ☎️: 0 2116 9696 (Auto) #เรือVoyageroftheSEAs #RoyalCaribbean #Mediterranean #Dubrovnik #Croatia #Kotor #Montenegro #Venice #Italy #CruiseDomain #thaitimes #News1 #Sondhitalk #คุยทุกเรื่องกับสนธิ #เที่ยว #เขมจิราต้องรอด

🚀🧠 เรื่องเล่าจากสนาม AI: AMD ลุกขึ้นท้าชน NVIDIA ด้วยกลยุทธ์ใหม่ที่ไม่ใช่แค่ชิปแรง ย้อนกลับไปในปี 2022 เมื่อ ChatGPT จุดกระแส AI ให้ลุกเป็นไฟ NVIDIA ก็กลายเป็นเจ้าตลาดทันที เพราะมีทั้งฮาร์ดแวร์และซอฟต์แวร์พร้อมใช้งาน ขณะที่ AMD ยังอยู่กับ CPU และ GPU แบบเดิม จนกระทั่งปี 2023 Lisa Su ซีอีโอของ AMD ประกาศเปลี่ยนทิศทางบริษัทเข้าสู่ตลาด AI อย่างเต็มตัว แต่การไล่ตามไม่ง่าย เพราะ NVIDIA ไม่ได้ขายแค่ชิป แต่ขาย “ระบบนิเวศ” ที่ผูกขาดด้วย CUDA และเครื่องมือพัฒนาแบบ proprietary ทำให้ Big Tech อย่าง Microsoft, Meta และ OpenAI ติดสัญญาและไม่กล้าเปลี่ยนฝั่งง่ายๆ AMD จึงต้องสร้างทุกอย่างใหม่ ตั้งแต่ชิป MI300X ที่มี VRAM 192GB มากกว่า H100 ของ NVIDIA ถึงเท่าตัว ไปจนถึงการเปิดตัว Helios rack-scale AI server ที่ใช้ EPYC Venice CPU และเตรียมเปิดตัว MI400 ที่ใช้ HBM4 พร้อมหน่วยความจำเพิ่มขึ้นอีก 50% แม้ MI300X จะมีประสิทธิภาพสูงกว่า H100 ในงาน inferencing ขนาดเล็กและใหญ่ แต่ยังแพ้ใน batch ขนาดกลาง และราคาต่อชั่วโมงก็สูงกว่าเล็กน้อย อย่างไรก็ตาม เมื่อคำนวณรวมแล้ว AMD กลับคุ้มค่ากว่าในหลายกรณี AMD ยังพยายามสร้างซอฟต์แวร์ ecosystem ของตัวเอง และเริ่มได้รับความสนใจจาก Big Tech ที่ต้องการลดต้นทุนและเพิ่มทางเลือก เช่น Microsoft และ OpenAI ที่เริ่มใช้เทคโนโลยีของ AMD ในบางส่วน ✅ AMD เปลี่ยนทิศทางเข้าสู่ตลาด AI ตั้งแต่ปี 2023 ➡️ หลังจากกระแส ChatGPT ทำให้ AI กลายเป็นเทรนด์หลัก ✅ เปิดตัวชิป MI300X ที่มี VRAM 192GB และใช้สถาปัตยกรรม CDNA 3 ➡️ มีประสิทธิภาพสูงใน inferencing ขนาดเล็กและใหญ่ ✅ เตรียมเปิดตัว MI400 ที่ใช้ HBM4 และมีหน่วยความจำเพิ่มขึ้น 50% ➡️ พร้อมเปิดตัว Helios rack-scale server สำหรับองค์กร ✅ AMD เริ่มได้รับความสนใจจาก Microsoft, Meta และ OpenAI ➡️ ด้วยราคาที่ถูกกว่าและความพร้อมในการจัดส่ง ✅ MI300X มีราคาต่อชั่วโมงสูงกว่า H100 เล็กน้อย แต่คุ้มค่ากว่าในบางงาน ➡️ โดยเฉพาะงานที่ใช้ batch ขนาดเล็กหรือใหญ่ ✅ AMD คาดการณ์ตลาดชิป AI ปีนี้มีมูลค่า $45 พันล้าน ➡️ ตั้งเป้ายอดขายชิป AI ที่ $2 พันล้านในปี 2024 ✅ MI300X สามารถรันโมเดล Mixtral 7x8B ได้บน GPU เดียว ➡️ ขณะที่ H100 ต้องใช้ tensor parallelism บนสอง GPU ✅ AMD พัฒนา ecosystem แบบเปิดเพื่อแข่งกับ CUDA ของ NVIDIA ➡️ เน้นความยืดหยุ่นและลดการผูกขาด ‼️ NVIDIA ยังครองตลาดด้วย ecosystem ที่ผูกขาดและครอบคลุม ⛔ ทำให้ลูกค้ารายใหญ่ลังเลที่จะเปลี่ยนมาใช้ AMD ‼️ AMD ยังขาดความเชื่อมั่นจากนักลงทุนและสื่อเทคโนโลยี ⛔ ส่งผลต่อภาพลักษณ์และการยอมรับในตลาด ‼️ การแข่งขันไม่ใช่แค่เรื่องประสิทธิภาพของชิป ⛔ แต่ต้องสร้างระบบนิเวศที่ครบวงจรทั้งฮาร์ดแวร์และซอฟต์แวร์ https://wccftech.com/is-amd-the-next-major-threat-to-nvidias-long-standing-ai-dominance/

🎙️ เรื่องเล่าจากชิปที่แพงขึ้นเพราะข้ามมหาสมุทร: เมื่อการผลิตในอเมริกายังไม่พร้อมสำหรับสงคราม AI TSMC ขยายโรงงานในสหรัฐฯ อย่างรวดเร็ว โดยเฉพาะในรัฐแอริโซนา หลังจากรัฐบาลสหรัฐฯ ผลักดันให้ลดการพึ่งพาไต้หวันในยุคของอดีตประธานาธิบดีทรัมป์ แต่ Lisa Su ซีอีโอของ AMD ระบุว่า: - การผลิตชิปจากโรงงาน TSMC ในสหรัฐฯ มีต้นทุนสูงกว่าจากไต้หวันถึง 20% - สาเหตุหลักคือค่าแรงที่แพง, ค่าขนส่งอุปกรณ์, และความไม่พร้อมของห่วงโซ่อุปทานในประเทศ แม้จะมีต้นทุนสูง แต่บริษัทเทคโนโลยีอย่าง AMD และ NVIDIA ก็ยังต้องสั่งผลิตจากโรงงานในสหรัฐฯ เพราะ: - โรงงานในไต้หวันผลิตเต็มกำลังแล้ว - ความต้องการชิป AI เพิ่มขึ้นอย่างรวดเร็ว - AMD คาดว่าตลาด accelerator จะมีมูลค่าถึง $500 พันล้านภายใน 5 ปี AMD เป็นหนึ่งในลูกค้ารายใหญ่ของ TSMC US โดย: - สั่งผลิตชิป 4nm สำหรับ EPYC Venice CPU - มีแผนขยายไปถึง 2nm ในอนาคต TSMC วางแผนจะผลิตชิปขั้นสูงกว่า 30% จากโรงงานในแอริโซนา และอาจใช้โดรนในการตรวจสอบโรงงานเพื่อเพิ่มประสิทธิภาพ ✅ Lisa Su ซีอีโอของ AMD ระบุว่าการผลิตชิปจาก TSMC US มีต้นทุนสูงกว่าจากไต้หวันถึง 20% ➡️ สาเหตุหลักคือค่าแรง, ค่าขนส่งอุปกรณ์, และความไม่พร้อมของ supply chain ✅ TSMC ขยายโรงงานในรัฐแอริโซนาอย่างรวดเร็วหลังได้รับแรงสนับสนุนจากรัฐบาลสหรัฐฯ ➡️ เพื่อลดการพึ่งพาไต้หวันในด้านการผลิตชิปขั้นสูง ✅ AMD เป็นหนึ่งในลูกค้ารายใหญ่ของ TSMC US โดยสั่งผลิตชิป 4nm และมีแผนขยายไปถึง 2nm ➡️ ใช้สำหรับ EPYC Venice CPU ในตลาด data center ✅ Lisa Su คาดว่าตลาด accelerator จะมีมูลค่าถึง $500 พันล้านภายใน 5 ปี ➡️ สะท้อนความต้องการชิป AI ที่เพิ่มขึ้นอย่างรวดเร็ว ✅ TSMC วางแผนจะผลิตชิปขั้นสูงกว่า 30% จากโรงงานในแอริโซนา ➡️ และอาจใช้โดรนในการตรวจสอบโรงงานเพื่อเพิ่มประสิทธิภาพ https://wccftech.com/amd-ceo-lisa-su-says-sourcing-ai-chips-from-tsmc-us-plants-is-more-expensive/

AMD Zen 6 – แรงทะลุ 7 GHz พร้อม 24 คอร์ในเดสก์ท็อป AMD กำลังเตรียมเปิดตัว Zen 6 ซึ่งเป็นสถาปัตยกรรมใหม่สำหรับ Ryzen desktop CPUs โดยมีข้อมูลหลุดจากแหล่งวงในอย่าง Yuri Bubily (ผู้สร้าง Hydra tuning software) และช่อง YouTube Moore’s Law Is Dead ที่เผยว่า Zen 6 จะเน้นการเพิ่มประสิทธิภาพแบบก้าวกระโดดมากกว่าการเปลี่ยนแปลงโครงสร้างทั้งหมด จุดเด่นของ Zen 6 ได้แก่: - รองรับสูงสุด 12 คอร์ต่อ CCD (Core Complex Die) และ 24 คอร์ 48 เธรดต่อชิป - เพิ่มแคช L3 ต่อ CCD เป็น 48 MB และอาจมีรุ่นที่ใช้ 3D V-Cache หลายชั้น รวมสูงสุดถึง 240 MB - ใช้เทคโนโลยีการผลิตขั้นสูงจาก TSMC เช่น N2X (2nm enhanced) สำหรับรุ่นท็อป - ความเร็วสัญญาณนาฬิกาอาจทะลุ 7 GHz ในรุ่นเดสก์ท็อประดับสูง - ยังคงใช้ซ็อกเก็ต AM5 ทำให้ผู้ใช้ Ryzen รุ่นปัจจุบันสามารถอัปเกรดได้ง่าย - ปรับปรุง memory controller เป็นแบบ dual IMC แต่ยังใช้ DDR5 แบบ dual-channel - ไม่มีการเปลี่ยนแปลงในระบบ Boost และ Curve Optimizer ทำให้การปรับแต่งยังคงเหมือนเดิม Zen 6 ยังมีรุ่นสำหรับเซิร์ฟเวอร์ (Venice-class EPYC) และ APU (Medusa Point) ที่ใช้เทคโนโลยี N2P หรือ N3P ซึ่งเน้นประสิทธิภาพต่อวัตต์มากกว่าความเร็วสูงสุด คาดว่า Zen 6 จะเปิดตัวช่วงกลางถึงปลายปี 2026 พร้อมชนกับ Intel Nova Lake-S ที่จะใช้ซ็อกเก็ตใหม่และมีจำนวนคอร์สูงถึง 52 คอร์ https://www.techspot.com/news/108646-amd-zen-6-could-hit-7-ghz-24.html

🚀 Intel เตรียมกลับมาทวงบัลลังก์ในตลาด Data Center ด้วย Xeon รุ่นใหม่ Intel ได้ยืนยันว่า ซีพียู Xeon รุ่นใหม่ Diamond Rapids และ Clearwater Forest จะเปิดตัวในปี 2026 โดยมุ่งเน้นไปที่ การเพิ่มประสิทธิภาพและแข่งขันกับ AMD EPYC Venice ซึ่งใช้กระบวนการผลิต 2nm ของ TSMC 🔍 รายละเอียดของ Diamond Rapids และ Clearwater Forest Diamond Rapids จะใช้ ซ็อกเก็ต LGA 9324 ซึ่งมีขนาดใหญ่กว่าซ็อกเก็ต LGA 1700 ถึง 5 เท่า และใช้ Panther Cove-X P-Cores ทำให้เป็นหนึ่งใน Xeon ที่เร็วที่สุดของ Intel Clearwater Forest จะใช้ Darkmont Core architecture และรองรับ สูงสุด 288 E-Cores พร้อมเทคโนโลยี Foveros Direct hybrid bonding ซึ่งช่วยให้ ประสิทธิภาพสูงขึ้นและใช้พลังงานน้อยลง ✅ ข้อมูลจากข่าว - Intel ยืนยันว่า Diamond Rapids และ Clearwater Forest จะเปิดตัวในปี 2026 - Diamond Rapids ใช้ซ็อกเก็ต LGA 9324 และ Panther Cove-X P-Cores - Clearwater Forest ใช้ Darkmont Core architecture และรองรับสูงสุด 288 E-Cores - Clearwater Forest ใช้เทคโนโลยี Foveros Direct hybrid bonding และกระบวนการผลิต 18A - Intel ตั้งเป้าแข่งขันกับ AMD EPYC Venice ซึ่งใช้กระบวนการผลิต 2nm ของ TSMC ‼️ คำเตือนที่ควรพิจารณา - รายละเอียดเกี่ยวกับจำนวนคอร์และสเปคของ Diamond Rapids ยังไม่ชัดเจน - ต้องติดตามว่า Intel จะสามารถผลิตชิป 18A ได้ในปริมาณมากหรือไม่ - การแข่งขันกับ AMD EPYC Venice อาจทำให้ตลาด Data Center มีการเปลี่ยนแปลงครั้งใหญ่ - ต้องรอดูว่า Intel จะสามารถกลับมาครองส่วนแบ่งตลาดได้หรือไม่ หาก Intel สามารถทำให้ Diamond Rapids และ Clearwater Forest มีประสิทธิภาพสูงและแข่งขันกับ AMD ได้ อาจช่วยให้ Intel กลับมาครองตลาด Data Center อีกครั้ง อย่างไรก็ตาม ต้องติดตามว่าการเปลี่ยนแปลงนี้จะส่งผลต่อผู้ให้บริการคลาวด์และศูนย์ข้อมูลอย่างไร https://wccftech.com/intel-confirms-next-gen-diamond-rapids-clearwater-forest-releasing-next-year/

AMD ยืนยันว่าเทคโนโลยี 2nm ของ TSMC เหนือกว่าคู่แข่งทั้งหมด พร้อมเปิดโอกาสให้ Samsung เป็นทางเลือก AMD เป็นลูกค้ารายแรกของ TSMC ที่ใช้กระบวนการผลิต 2nm และยืนยันว่า เทคโนโลยีนี้มีประสิทธิภาพสูงสุดในตลาด อย่างไรก็ตาม บริษัทไม่ได้ปิดกั้นโอกาสในการร่วมมือกับ Samsung Foundry หากสามารถให้บริการที่ดีที่สุดแก่ลูกค้า 🔍 รายละเอียดสำคัญเกี่ยวกับเทคโนโลยี 2nm ของ AMD และ TSMC ✅ AMD เป็นลูกค้ารายแรกที่ใช้กระบวนการผลิต 2nm ของ TSMC - จะนำมาใช้กับ EPYC Venice CPUs รุ่นใหม่สำหรับเซิร์ฟเวอร์ ✅ TSMC เป็นผู้นำในเทคโนโลยี 2nm ตามคำกล่าวของ AMD - เน้น ประสิทธิภาพต่อวัตต์และประสิทธิภาพของเซมิคอนดักเตอร์ ✅ AMD มีการเติบโตในตลาดเซิร์ฟเวอร์ถึง 57% ในไตรมาสแรกของปี 2025 - คาดว่า จะขยายไปยังตลาดระดับกลางและล่างด้วย EPYC 4005 "Grado" ✅ Lisa Su CEO ของ AMD ไปเยี่ยมโรงงาน TSMC ในรัฐแอริโซนาเพื่อประกาศความร่วมมือ - แสดงให้เห็นว่า AMD ให้ความสำคัญกับกระบวนการผลิตนี้เป็นอย่างมาก ✅ AMD ไม่ได้จำกัดตัวเองไว้ที่ TSMC และเปิดโอกาสให้ Samsung Foundry เป็นทางเลือก - บริษัท ยังคงมองหาพันธมิตรที่สามารถให้บริการที่ดีที่สุดแก่ลูกค้า https://wccftech.com/amd-claims-tsmc-2nm-process-is-superior-to-all-alternatives-out-there/

AMD EPYC Venice: ซีพียูเซิร์ฟเวอร์รุ่นใหม่ที่มาพร้อมกับ Zen 6 และ Zen 6C AMD กำลังเตรียมเปิดตัว EPYC Venice ซึ่งเป็นซีพียูเซิร์ฟเวอร์รุ่นที่ 6 ที่ใช้ สถาปัตยกรรม Zen 6 และ Zen 6C โดยมีจำนวนคอร์สูงสุดถึง 256 คอร์ และ 512 เธรด พร้อม แคช L3 สูงสุด 128MB ต่อ CCD ซีพียูรุ่นใหม่นี้จะใช้ กระบวนการผลิต 2nm ของ TSMC ซึ่งช่วยให้มี ประสิทธิภาพสูงขึ้นและใช้พลังงานน้อยลง โดยจะมีสองรุ่นหลัก ได้แก่ Zen 6 สำหรับการประมวลผลทั่วไป และ Zen 6C สำหรับการประมวลผลแบบหนาแน่น ✅ EPYC Venice ใช้สถาปัตยกรรม Zen 6 และ Zen 6C - มี จำนวนคอร์สูงสุดถึง 256 คอร์ และ 512 เธรด ✅ ใช้กระบวนการผลิต 2nm ของ TSMC - ช่วยให้ มีประสิทธิภาพสูงขึ้นและใช้พลังงานน้อยลง ✅ รองรับซ็อกเก็ต SP7 และ SP8 - SP7 รองรับ สูงสุด 256 คอร์ - SP8 รองรับ สูงสุด 128 คอร์ ✅ แคช L3 สูงสุด 128MB ต่อ CCD - เพิ่มขึ้น 2 เท่าจากรุ่นก่อนหน้า ✅ TDP สูงสุด 600W สำหรับรุ่น SP7 และ 400W สำหรับรุ่น SP8 - ช่วยให้ สามารถรองรับการประมวลผลที่หนักขึ้น https://wccftech.com/amd-epyc-venice-zen-6-zen-6c-cpu-leak-up-to-8-ccds-96-classic-256-dense-cores-128-mb-l3-per-ccd/

A mesmerizing scrapbooking trip to Venice, Italy.

Dynatron ได้เปิดตัว ชุดระบายความร้อนใหม่ ที่สามารถรองรับ พลังงานสูงสุดถึง 660W สำหรับ Intel Diamond Rapids และ AMD Venice CPUs ซึ่งเป็น ชิปรุ่นใหม่สำหรับเซิร์ฟเวอร์ AMD ได้ยืนยันว่า Venice จะเป็นชิป EPYC รุ่นแรกที่ใช้กระบวนการผลิต TSMC N2 และคาดว่าจะใช้ สถาปัตยกรรม Zen 6 โดย Venice อาจเปลี่ยนไปใช้ ซ็อกเก็ต SP7 แทน SP5 ที่ใช้ในรุ่นก่อนหน้า Intel กำลังพัฒนา Diamond Rapids ซึ่งคาดว่าจะเป็น Xeon 7 และใช้ ซ็อกเก็ต LGA 9324 โดยมีการปรับปรุง I/O ให้ดีกว่ารุ่นก่อนหน้า ✅ Dynatron เปิดตัวชุดระบายความร้อนใหม่ - รองรับ พลังงานสูงสุดถึง 660W - ออกแบบมาสำหรับ Intel Diamond Rapids และ AMD Venice ✅ รายละเอียดของ AMD Venice - ใช้กระบวนการผลิต TSMC N2 - คาดว่าจะใช้ สถาปัตยกรรม Zen 6 - อาจเปลี่ยนไปใช้ ซ็อกเก็ต SP7 ✅ รายละเอียดของ Intel Diamond Rapids - คาดว่าจะเป็น Xeon 7 - ใช้ ซ็อกเก็ต LGA 9324 - มีการปรับปรุง I/O ให้ดีกว่ารุ่นก่อนหน้า ✅ การออกแบบของ Dynatron Coolers - รุ่น J24 และ J25 รองรับ AMD Venice และสามารถระบายความร้อนได้ถึง 600W - รุ่น C21 รองรับ Intel Diamond Rapids และสามารถระบายความร้อนได้ถึง 660W https://www.tomshardware.com/pc-components/cpus/dynatron-coolers-support-up-to-660w-for-intel-diamond-rapids-and-amd-venice-cpus

TSMC ได้ประกาศเริ่มการผลิตชิป N2 (2nm-class) ในปริมาณมากในช่วงครึ่งหลังของปี 2025 โดยเทคโนโลยีนี้ใช้ Gate-All-Around (GAA) nanosheet transistors ซึ่งช่วยเพิ่มประสิทธิภาพ ลดการใช้พลังงาน และเพิ่มความหนาแน่นของทรานซิสเตอร์ นอกจากนี้ TSMC ยังได้เปิดเผยแผนการพัฒนาเทคโนโลยีเพิ่มเติม เช่น N2P และ A16 ที่จะเข้าสู่การผลิตในปี 2026 และ N2X ที่มุ่งเน้นการเพิ่มความเร็วสูงสุดในปี 2027 ✅ การเริ่มต้นการผลิตชิป N2 - ใช้ Gate-All-Around (GAA) nanosheet transistors เพื่อเพิ่มประสิทธิภาพและลดการใช้พลังงาน - ช่วยลดการใช้พลังงานได้ถึง 25–30% และเพิ่มประสิทธิภาพ 10–15% เมื่อเทียบกับ N3E ✅ การพัฒนาเทคโนโลยีเพิ่มเติม - N2P: เพิ่มประสิทธิภาพ 5–10% และลดการใช้พลังงาน 5–10% เมื่อเทียบกับ N2 - A16: ใช้ Super Power Rail (SPR) เพื่อเพิ่มประสิทธิภาพการส่งพลังงาน - N2X: มุ่งเน้นการเพิ่มความเร็วสูงสุดสำหรับ CPU และศูนย์ข้อมูล ✅ การนำไปใช้งานในผลิตภัณฑ์ต่างๆ - AMD EPYC 'Venice' CPUs สำหรับศูนย์ข้อมูล - ชิปสำหรับสมาร์ทโฟน แท็บเล็ต และ PC ของ Apple ในปี 2025 ✅ การตอบสนองของตลาด - N2 มีการนำไปใช้งานในผลิตภัณฑ์ใหม่มากกว่า N5 ถึง 4 เท่าในปีที่สอง https://www.tomshardware.com/tech-industry/tsmcs-2nm-n2-process-node-enters-production-this-year-a16-and-n2p-arriving-next-year

AMD ได้เปิดตัว EPYC 'Venice' ซึ่งเป็น ชิป 2nm ตัวแรกของอุตสาหกรรม HPC โดยใช้กระบวนการผลิต TSMC N2 นอกจากนี้ AMD ยังประกาศว่าชิป EPYC รุ่นปัจจุบันบางส่วนจะถูกผลิตในสหรัฐฯ ที่โรงงาน TSMC Fab 21 ในรัฐแอริโซนา ✅ EPYC 'Venice': ชิป 2nm ตัวแรกของอุตสาหกรรม HPC - ใช้สถาปัตยกรรม Zen 6 และคาดว่าจะเปิดตัวในปี 2026 - เป็นชิป HPC ตัวแรกที่ใช้ TSMC N2 ซึ่งเป็นกระบวนการผลิต 2nm-class - ผ่านการทดสอบเบื้องต้นแล้ว และสามารถเปิดใช้งานได้สำเร็จ ✅ เทคโนโลยี TSMC N2 และข้อดีของกระบวนการผลิต - ใช้ Gate-All-Around (GAA) nanosheet transistors ซึ่งช่วยลดการใช้พลังงานลง 24-35% หรือเพิ่มประสิทธิภาพขึ้น 15% - มีความหนาแน่นของทรานซิสเตอร์เพิ่มขึ้น 1.15 เท่า เมื่อเทียบกับ N3 (3nm-class) ✅ การผลิตชิป EPYC ในสหรัฐฯ - AMD ประกาศว่าชิป EPYC รุ่นที่ 5 จะถูกผลิตที่ TSMC Fab 21 ในรัฐแอริโซนา - เป็นการกระจายการผลิตเพื่อเพิ่มความมั่นคงของห่วงโซ่อุปทาน ⚠️ ข้อควรระวังและประเด็นที่ต้องติดตาม ℹ️ ผลกระทบต่อการแข่งขันในตลาด HPC - Intel กำลังพัฒนา Xeon 'Clearwater Forest' บนกระบวนการ Intel 18A ซึ่งเป็นคู่แข่งโดยตรงของ EPYC 'Venice' - ต้องติดตามว่า AMD จะสามารถรักษาความเป็นผู้นำในตลาด HPC ได้หรือไม่ ℹ️ ความท้าทายของกระบวนการผลิต 2nm - แม้ TSMC N2 จะมีข้อดีด้านประสิทธิภาพ แต่การผลิตชิปที่ขนาดเล็กลงอาจมีความท้าทายด้าน yield และต้นทุน - ต้องจับตาว่า AMD จะสามารถผลิตชิปในปริมาณมากได้ตามแผนหรือไม่ ℹ️ แนวโน้มของอุตสาหกรรมเซมิคอนดักเตอร์ - การแข่งขันระหว่าง Intel, AMD และ TSMC อาจส่งผลต่อการพัฒนาเทคโนโลยีใหม่ๆ - อาจมีการเปลี่ยนแปลงในห่วงโซ่อุปทาน หากสหรัฐฯ ผลักดันให้มีการผลิตชิปภายในประเทศมากขึ้น https://www.tomshardware.com/pc-components/cpus/amds-first-2nm-chip-is-out-of-the-fab-epyc-venice-fabbed-on-tsmc-n2-node