🧩 Intel Diamond Rapids เปิดตัวดีไซน์ใหม่! แยก CBB Compute Tile และ IMH Memory Hub เพื่อยุคเซิร์ฟเวอร์แห่งอนาคต Intel เตรียมยกระดับสถาปัตยกรรม Xeon ครั้งใหญ่ในเจเนอเรชัน Diamond Rapids (DMR) โดยเปลี่ยนโครงสร้างภายในแบบเดิมทั้งหมด และแยกส่วนสำคัญของชิปออกเป็นสองไทล์ใหม่ ได้แก่ CBB (Core Building Block) สำหรับประมวลผล และ IMH (Integrated I/O & Memory Hub) สำหรับ I/O และ Memory Controller ซึ่งเป็นการเปลี่ยนแปลงครั้งสำคัญจาก Granite Rapids ที่รวม IMC ไว้บนไทล์เดียวกัน ข้อมูลนี้ถูกค้นพบจาก Linux Kernel patches ซึ่งเผยให้เห็นรายละเอียดเชิงลึกของการออกแบบใหม่ เช่น การมี discovery table แยกสำหรับแต่ละไทล์ และการใช้เส้นทาง PMON ที่ต่างกันระหว่าง CBB และ IMH นอกจากนี้ยังมีการยืนยันว่า Diamond Rapids จะรองรับ PCIe Gen6 ซึ่งเป็นเทคโนโลยีใหม่ล่าสุดในปี 2026 และจะถูกใช้ในแพลตฟอร์มเซิร์ฟเวอร์ยุคใหม่ร่วมกับ Venice ของ Intel เช่นกัน Diamond Rapids ยังถูกคาดหมายว่าจะมีจำนวนคอร์สูงสุดถึง 192 คอร์ หรืออาจมากถึง 256 คอร์ ตามข่าวลือบางแหล่ง โดยใช้สถาปัตยกรรม Panther Cove P-Cores บนกระบวนการผลิต Intel 18A ซึ่งเป็นเทคโนโลยีระดับแนวหน้าของบริษัท นอกจากนี้แพลตฟอร์ม LGA 9324 ยังรองรับ TDP สูงสุดถึง 650W สำหรับระบบหลายซ็อกเก็ต ทำให้เหมาะกับงานดาต้าเซ็นเตอร์และ AI workloads ที่ต้องการพลังประมวลผลสูงมาก ด้วยการแยก IMC ออกไปไว้บน IMH tile และย้ายไปอยู่บน base tile แบบเดียวกับ Clearwater Forest ทำให้ Diamond Rapids มีความยืดหยุ่นในการออกแบบมากขึ้น และสามารถเพิ่มจำนวน IMH dies ได้ถึงสองตัว ซึ่งช่วยเพิ่มแบนด์วิดท์และความสามารถในการเชื่อมต่อกับอุปกรณ์ภายนอกได้อย่างมหาศาล นี่อาจเป็นหนึ่งในก้าวสำคัญของ Intel ในการกลับมาท้าชนตลาดเซิร์ฟเวอร์ระดับสูงในปี 2026 📌 สรุปประเด็นสำคัญ ✅ ดีไซน์ใหม่ของ Diamond Rapids ➡️ แยกเป็นสองไทล์: CBB (Compute) และ IMH (I/O + Memory Hub) ➡️ IMH อาจมีได้สูงสุด 2 dies เพื่อเพิ่มแบนด์วิดท์ ➡️ IMC ถูกย้ายไปอยู่บน base tile แบบเดียวกับ Clearwater Forest ✅ เทคโนโลยีและฟีเจอร์ที่รองรับ ➡️ รองรับ PCIe Gen6 สำหรับแพลตฟอร์มเซิร์ฟเวอร์ยุคใหม่ ➡️ มี discovery table แยกสำหรับแต่ละไทล์ ➡️ เพิ่ม PMON types ใหม่ เช่น SCA, HAMVF, PCIE6 เป็นต้น ‼️ ข้อควรระวังและประเด็นที่ยังไม่ยืนยัน ⛔ จำนวนคอร์ 256 คอร์ยังเป็นเพียงข่าวลือ ⛔ ยังไม่มีข้อมูลยืนยันด้าน clock speed หรือ memory bandwidth ⛔ การเปลี่ยนดีไซน์อาจทำให้ ecosystem ต้องปรับตัวครั้งใหญ่ ‼️ ผลกระทบต่ออุตสาหกรรมเซิร์ฟเวอร์ ⛔ การแยก IMH อาจทำให้การออกแบบเมนบอร์ดซับซ้อนขึ้น ⛔ ผู้ผลิตต้องรองรับ TDP สูงสุดถึง 650W บน LGA 9324 ⛔ ตลาด AI/Cloud อาจได้ประโยชน์จากแบนด์วิดท์ที่สูงขึ้นมาก https://wccftech.com/intel-diamond-rapids-xeon-cpus-to-feature-cbb-compute-and-imh-memory-io-tiles/