“Zen 6 มาแล้ว! AMD เสริมพลังชุดคำสั่งใหม่เพื่อโลกแห่ง AI”
AMD เผยสถาปัตยกรรม Zen 6 – รองรับชุดคำสั่งใหม่เพื่อเร่งประสิทธิภาพ AI และ HPC Zen 6 ของ AMD จะรองรับชุดคำสั่งใหม่ เช่น AVX512 FP16 และ VNNI INT8 ซึ่งช่วยเพิ่มประสิทธิภาพด้านการประมวลผลเวกเตอร์และ AI พร้อมเปิดเผยรายละเอียดของกลุ่มผลิตภัณฑ์ Venice และ Olympic Ridge ที่จะเปิดตัวในปี 2026.
AMD ได้เพิ่มการรองรับ Zen 6 ใน GCC Compiler ผ่านแพตช์ใหม่ที่ชื่อว่า “Add AMD znver6 processor support” ซึ่งเผยให้เห็นชุดคำสั่ง ISA (Instruction Set Architecture) ที่ Zen 6 จะรองรับ ได้แก่:
AVX512_FP16 – ช่วยให้การประมวลผลตัวเลขทศนิยมแบบครึ่งความแม่นยำเร็วขึ้น
AVX_VNNI_INT8 – เหมาะสำหรับงาน AI inference ที่ใช้ข้อมูลแบบ 8 บิต
AVX_NE_CONVERT, AVX_IFMA, และ AVX512_BMM – เพิ่มความสามารถด้านเวกเตอร์และการคำนวณเมทริกซ์
Zen 6 จะมีหลายกลุ่มผลิตภัณฑ์ เช่น:
Venice Classic & Dense (Server) – รองรับสูงสุด 256 คอร์ พร้อม L3 cache สูงสุด 1024MB
Olympic Ridge (Desktop High-End) – สูงสุด 24 คอร์ 48 threads
Gator Range, Medusa Point, Medusa Halo (Client/APU) – ใช้กระบวนการผลิต TSMC N2P และ N3P/N3C
Zen 6 จะเปิดตัวอย่างเป็นทางการในงาน CES 2026 โดยคาดว่าจะมีการเปิดเผยข้อมูลเพิ่มเติมในงาน Financial Analyst Day ที่กำลังจะมาถึง
Zen 6 เพิ่มชุดคำสั่งใหม่เพื่อรองรับงาน AI และ HPC
AVX512_FP16 สำหรับเวกเตอร์ทศนิยม
AVX_VNNI_INT8 สำหรับ AI inference
เพิ่มชุดคำสั่งด้านเมทริกซ์และการแปลงข้อมูล
กลุ่มผลิตภัณฑ์ Zen 6
Venice Classic: 12 คอร์ต่อ CCX
Venice Dense: 32 คอร์ต่อ CCX
Olympic Ridge: สูงสุด 24 คอร์
Medusa Point และ Gator Range ใช้ TSMC N3P/N3C
ความสามารถด้าน cache และการออกแบบ
Venice Dense มี L3 cache สูงสุด 1024MB
ใช้การออกแบบ MCM และ monolithic ตามกลุ่มผลิตภัณฑ์
รองรับการใช้งานระดับเซิร์ฟเวอร์และผู้บริโภค
คำเตือนสำหรับนักพัฒนาและผู้ใช้งาน
ต้องอัปเดต compiler และ toolchain เพื่อรองรับ ISA ใหม่
ซอฟต์แวร์เก่าอาจไม่สามารถใช้ประโยชน์จากชุดคำสั่งใหม่ได้ทันที
ความเสี่ยงด้านการเปลี่ยนผ่านสถาปัตยกรรม
ต้องปรับแต่งระบบให้รองรับการออกแบบใหม่
การเปลี่ยนไปใช้ TSMC N2P/N3P อาจมีผลต่อความเข้ากันได้ของฮาร์ดแวร์
https://wccftech.com/amd-zen-6-cpu-core-isa-revealed-avx512-fp16-vnni-int8-more/
AMD เผยสถาปัตยกรรม Zen 6 – รองรับชุดคำสั่งใหม่เพื่อเร่งประสิทธิภาพ AI และ HPC Zen 6 ของ AMD จะรองรับชุดคำสั่งใหม่ เช่น AVX512 FP16 และ VNNI INT8 ซึ่งช่วยเพิ่มประสิทธิภาพด้านการประมวลผลเวกเตอร์และ AI พร้อมเปิดเผยรายละเอียดของกลุ่มผลิตภัณฑ์ Venice และ Olympic Ridge ที่จะเปิดตัวในปี 2026.
AMD ได้เพิ่มการรองรับ Zen 6 ใน GCC Compiler ผ่านแพตช์ใหม่ที่ชื่อว่า “Add AMD znver6 processor support” ซึ่งเผยให้เห็นชุดคำสั่ง ISA (Instruction Set Architecture) ที่ Zen 6 จะรองรับ ได้แก่:
AVX512_FP16 – ช่วยให้การประมวลผลตัวเลขทศนิยมแบบครึ่งความแม่นยำเร็วขึ้น
AVX_VNNI_INT8 – เหมาะสำหรับงาน AI inference ที่ใช้ข้อมูลแบบ 8 บิต
AVX_NE_CONVERT, AVX_IFMA, และ AVX512_BMM – เพิ่มความสามารถด้านเวกเตอร์และการคำนวณเมทริกซ์
Zen 6 จะมีหลายกลุ่มผลิตภัณฑ์ เช่น:
Venice Classic & Dense (Server) – รองรับสูงสุด 256 คอร์ พร้อม L3 cache สูงสุด 1024MB
Olympic Ridge (Desktop High-End) – สูงสุด 24 คอร์ 48 threads
Gator Range, Medusa Point, Medusa Halo (Client/APU) – ใช้กระบวนการผลิต TSMC N2P และ N3P/N3C
Zen 6 จะเปิดตัวอย่างเป็นทางการในงาน CES 2026 โดยคาดว่าจะมีการเปิดเผยข้อมูลเพิ่มเติมในงาน Financial Analyst Day ที่กำลังจะมาถึง
Zen 6 เพิ่มชุดคำสั่งใหม่เพื่อรองรับงาน AI และ HPC
AVX512_FP16 สำหรับเวกเตอร์ทศนิยม
AVX_VNNI_INT8 สำหรับ AI inference
เพิ่มชุดคำสั่งด้านเมทริกซ์และการแปลงข้อมูล
กลุ่มผลิตภัณฑ์ Zen 6
Venice Classic: 12 คอร์ต่อ CCX
Venice Dense: 32 คอร์ต่อ CCX
Olympic Ridge: สูงสุด 24 คอร์
Medusa Point และ Gator Range ใช้ TSMC N3P/N3C
ความสามารถด้าน cache และการออกแบบ
Venice Dense มี L3 cache สูงสุด 1024MB
ใช้การออกแบบ MCM และ monolithic ตามกลุ่มผลิตภัณฑ์
รองรับการใช้งานระดับเซิร์ฟเวอร์และผู้บริโภค
คำเตือนสำหรับนักพัฒนาและผู้ใช้งาน
ต้องอัปเดต compiler และ toolchain เพื่อรองรับ ISA ใหม่
ซอฟต์แวร์เก่าอาจไม่สามารถใช้ประโยชน์จากชุดคำสั่งใหม่ได้ทันที
ความเสี่ยงด้านการเปลี่ยนผ่านสถาปัตยกรรม
ต้องปรับแต่งระบบให้รองรับการออกแบบใหม่
การเปลี่ยนไปใช้ TSMC N2P/N3P อาจมีผลต่อความเข้ากันได้ของฮาร์ดแวร์
https://wccftech.com/amd-zen-6-cpu-core-isa-revealed-avx512-fp16-vnni-int8-more/
🧠 “Zen 6 มาแล้ว! AMD เสริมพลังชุดคำสั่งใหม่เพื่อโลกแห่ง AI”
AMD เผยสถาปัตยกรรม Zen 6 – รองรับชุดคำสั่งใหม่เพื่อเร่งประสิทธิภาพ AI และ HPC Zen 6 ของ AMD จะรองรับชุดคำสั่งใหม่ เช่น AVX512 FP16 และ VNNI INT8 ซึ่งช่วยเพิ่มประสิทธิภาพด้านการประมวลผลเวกเตอร์และ AI พร้อมเปิดเผยรายละเอียดของกลุ่มผลิตภัณฑ์ Venice และ Olympic Ridge ที่จะเปิดตัวในปี 2026.
AMD ได้เพิ่มการรองรับ Zen 6 ใน GCC Compiler ผ่านแพตช์ใหม่ที่ชื่อว่า “Add AMD znver6 processor support” ซึ่งเผยให้เห็นชุดคำสั่ง ISA (Instruction Set Architecture) ที่ Zen 6 จะรองรับ ได้แก่:
💠 AVX512_FP16 – ช่วยให้การประมวลผลตัวเลขทศนิยมแบบครึ่งความแม่นยำเร็วขึ้น
💠 AVX_VNNI_INT8 – เหมาะสำหรับงาน AI inference ที่ใช้ข้อมูลแบบ 8 บิต
💠 AVX_NE_CONVERT, AVX_IFMA, และ AVX512_BMM – เพิ่มความสามารถด้านเวกเตอร์และการคำนวณเมทริกซ์
Zen 6 จะมีหลายกลุ่มผลิตภัณฑ์ เช่น:
💠 Venice Classic & Dense (Server) – รองรับสูงสุด 256 คอร์ พร้อม L3 cache สูงสุด 1024MB
💠 Olympic Ridge (Desktop High-End) – สูงสุด 24 คอร์ 48 threads
💠 Gator Range, Medusa Point, Medusa Halo (Client/APU) – ใช้กระบวนการผลิต TSMC N2P และ N3P/N3C
Zen 6 จะเปิดตัวอย่างเป็นทางการในงาน CES 2026 โดยคาดว่าจะมีการเปิดเผยข้อมูลเพิ่มเติมในงาน Financial Analyst Day ที่กำลังจะมาถึง
✅ Zen 6 เพิ่มชุดคำสั่งใหม่เพื่อรองรับงาน AI และ HPC
➡️ AVX512_FP16 สำหรับเวกเตอร์ทศนิยม
➡️ AVX_VNNI_INT8 สำหรับ AI inference
➡️ เพิ่มชุดคำสั่งด้านเมทริกซ์และการแปลงข้อมูล
✅ กลุ่มผลิตภัณฑ์ Zen 6
➡️ Venice Classic: 12 คอร์ต่อ CCX
➡️ Venice Dense: 32 คอร์ต่อ CCX
➡️ Olympic Ridge: สูงสุด 24 คอร์
➡️ Medusa Point และ Gator Range ใช้ TSMC N3P/N3C
✅ ความสามารถด้าน cache และการออกแบบ
➡️ Venice Dense มี L3 cache สูงสุด 1024MB
➡️ ใช้การออกแบบ MCM และ monolithic ตามกลุ่มผลิตภัณฑ์
➡️ รองรับการใช้งานระดับเซิร์ฟเวอร์และผู้บริโภค
‼️ คำเตือนสำหรับนักพัฒนาและผู้ใช้งาน
⛔ ต้องอัปเดต compiler และ toolchain เพื่อรองรับ ISA ใหม่
⛔ ซอฟต์แวร์เก่าอาจไม่สามารถใช้ประโยชน์จากชุดคำสั่งใหม่ได้ทันที
‼️ ความเสี่ยงด้านการเปลี่ยนผ่านสถาปัตยกรรม
⛔ ต้องปรับแต่งระบบให้รองรับการออกแบบใหม่
⛔ การเปลี่ยนไปใช้ TSMC N2P/N3P อาจมีผลต่อความเข้ากันได้ของฮาร์ดแวร์
https://wccftech.com/amd-zen-6-cpu-core-isa-revealed-avx512-fp16-vnni-int8-more/
0 Comments
0 Shares
37 Views
0 Reviews