🔌 “ASUS ปฏิวัติสล็อต PCIe — ส่งพลังงานได้ถึง 250W โดยไม่ต้องใช้สายเสริม พร้อมเปิดทางสู่ยุค GPU ไร้สาย” ตั้งแต่ PCIe ถือกำเนิดในช่วงต้นยุค 2000 สล็อตกราฟิกบนเมนบอร์ดสามารถจ่ายไฟได้สูงสุดเพียง 75W ซึ่งเพียงพอสำหรับการ์ดจอระดับเริ่มต้นเท่านั้น ส่วนการ์ดจอระดับกลางและสูงต้องพึ่งพาสายไฟเสริมจาก PSU เสมอ แต่ล่าสุด ASUS ได้เปิดตัวแนวคิดใหม่ที่อาจเปลี่ยนแปลงวงการพีซีไปตลอดกาล — สล็อต PCIe ที่สามารถจ่ายไฟได้สูงถึง 250W โดยไม่ต้องใช้สายเสริมเลย แนวคิดนี้ใช้การปรับแต่ง “gold finger” ด้านหน้าของสล็อต PCIe โดยรวมสายไฟ 12V จำนวน 5 เส้นเข้าด้วยกัน พร้อมเพิ่มความหนาและใช้วัสดุที่นำไฟฟ้าได้ดีขึ้น ทำให้สามารถรับกระแสไฟได้มากขึ้นอย่างปลอดภัย โดยมีการเสริมพลังงานผ่านหัวต่อ 8-pin PCIe บนเมนบอร์ด ซึ่งช่วยป้อนพลังงานเพิ่มเติมให้กับสล็อตโดยตรง ASUS ตั้งเป้าให้แนวคิดนี้รองรับการ์ดจอระดับกลาง เช่น RTX 5060 Ti หรือ Radeon RX 9060 XT ที่มีการใช้พลังงานระหว่าง 150–220W ซึ่งอยู่ในขอบเขตที่สล็อตใหม่สามารถรองรับได้โดยไม่ต้องใช้สายเสริม การ์ดจอเหล่านี้จะสามารถทำงานได้เต็มประสิทธิภาพผ่านสล็อต PCIe เพียงอย่างเดียว แม้ ASUS จะมีมาตรฐาน GC-HPWR สำหรับการ์ดจอไร้สายอยู่แล้ว แต่แนวคิดใหม่นี้ถือเป็นทางเลือกที่ “ถูกกว่า” และ “ง่ายกว่า” เพราะไม่ต้องเพิ่มช่องเชื่อมต่อพิเศษภายในตัวการ์ดหรือเมนบอร์ด ทำให้เหมาะกับตลาดระดับกลางที่ต้องการความสะอาดในการจัดสายและลดต้นทุนการผลิต ที่สำคัญคือ การออกแบบใหม่นี้ยังคงความเข้ากันได้กับสล็อต PCIe แบบเดิม หากใช้การ์ดจอที่รองรับในเมนบอร์ดทั่วไป ก็จะกลับไปใช้การจ่ายไฟแบบเดิมได้ทันที แต่หากใช้กับเมนบอร์ดที่รองรับการจ่ายไฟ 250W ก็จะสามารถใช้งานแบบไร้สายได้เต็มรูปแบบ ✅ ข้อมูลสำคัญจากข่าว ➡️ ASUS พัฒนาแนวคิดสล็อต PCIe ที่สามารถจ่ายไฟได้ถึง 250W โดยไม่ต้องใช้สายเสริม ➡️ ใช้การรวมสาย 12V จำนวน 5 เส้น พร้อมเพิ่มความหนาและวัสดุนำไฟฟ้า ➡️ เสริมพลังงานผ่านหัวต่อ 8-pin PCIe บนเมนบอร์ด ➡️ รองรับการ์ดจอระดับกลาง เช่น RTX 5060 Ti และ RX 9060 XT ✅ จุดเด่นของแนวคิด ➡️ ไม่ต้องใช้สายไฟเสริม ทำให้เคสสะอาดและจัดสายง่ายขึ้น ➡️ เหมาะกับตลาด mainstream ที่ต้องการลดต้นทุนและความซับซ้อน ➡️ ยังคงความเข้ากันได้กับสล็อต PCIe แบบเดิม ➡️ เป็นทางเลือกที่ถูกกว่า GC-HPWR สำหรับการ์ดจอไร้สาย ✅ ข้อมูลเสริมจากภายนอก ➡️ PCIe มาตรฐานเดิมจ่ายไฟได้เพียง 75W ซึ่งไม่เพียงพอสำหรับการ์ดจอส่วนใหญ่ ➡️ GC-HPWR ของ ASUS เคยใช้ใน RTX 4070 และเมนบอร์ด Z790 TUF Gaming ➡️ MSI เคยใช้หัวต่อ 8-pin บนเมนบอร์ดเพื่อเสริมพลังงานเช่นกัน ➡️ การออกแบบแบบนี้อาจนำไปสู่มาตรฐานใหม่ของ GPU ในอนาคต https://www.tomshardware.com/pc-components/gpus/asus-gives-us-the-pcie-finger-teases-new-concept-that-boosts-motherboard-gpu-slot-power-to-250w

📰 Soft X-Ray Lithography กับความหวังใหม่ของการผลิตชิประดับต่ำกว่า 5 นาโนเมตร — เทคโนโลยี B-EUV กำลังท้าทาย EUV รุ่น Hyper-NA ในโลกของการผลิตชิปที่เล็กลงเรื่อย ๆ นักวิจัยจากมหาวิทยาลัย Johns Hopkins ได้เปิดตัวเทคโนโลยีใหม่ที่อาจเปลี่ยนเกมของอุตสาหกรรมเซมิคอนดักเตอร์ นั่นคือ “Beyond EUV” หรือ B-EUV ซึ่งใช้แสงเลเซอร์ในช่วง Soft X-ray ที่มีความยาวคลื่นสั้นเพียง 6.5–6.7 นาโนเมตร เพื่อสร้างลวดลายบนแผ่นซิลิคอนที่ละเอียดระดับต่ำกว่า 5 นาโนเมตร เทคโนโลยีนี้มีศักยภาพในการแทนที่ EUV แบบ Hyper-NA ที่ใช้อยู่ในปัจจุบัน ซึ่งแม้จะสามารถผลิตชิปรุ่น 2 นาโนเมตรได้ แต่ก็ต้องใช้ระบบออปติกที่ซับซ้อนและมีราคาสูงถึงหลายร้อยล้านดอลลาร์ ทีมวิจัยของศาสตราจารย์ Michael Tsapatsis ได้ค้นพบว่าโลหะอย่าง “สังกะสี” สามารถดูดซับแสง Soft X-ray และปล่อยอิเล็กตรอนออกมาเพื่อกระตุ้นปฏิกิริยาเคมีในสารอินทรีย์ที่เรียกว่า “อิมิดาโซล” ซึ่งเป็นวัสดุเรซิสต์ชนิดใหม่ที่สามารถสร้างลวดลายบนแผ่นซิลิคอนได้อย่างแม่นยำ นอกจากนี้ยังมีการพัฒนาเทคนิคใหม่ชื่อว่า “Chemical Liquid Deposition” (CLD) ที่สามารถเคลือบฟิล์มบางระดับนาโนเมตรได้อย่างสม่ำเสมอ ซึ่งช่วยให้สามารถทดสอบวัสดุเรซิสต์แบบใหม่ได้รวดเร็วขึ้น และอาจนำไปใช้ในอุตสาหกรรมอื่นนอกเหนือจากเซมิคอนดักเตอร์ แม้เทคโนโลยี B-EUV จะยังอยู่ในขั้นทดลอง และยังไม่มีเครื่องมือที่พร้อมใช้งานจริง แต่การค้นพบนี้ถือเป็นก้าวสำคัญในการแก้ปัญหาวัสดุเรซิสต์ ซึ่งเป็นหนึ่งในอุปสรรคใหญ่ของการผลิตชิปขนาดเล็กในอนาคต ✅ นักวิจัยจาก Johns Hopkins พัฒนาเทคโนโลยี B-EUV ➡️ ใช้แสง Soft X-ray ที่มีความยาวคลื่น 6.5–6.7 นาโนเมตร ➡️ สามารถสร้างลวดลายบนชิปที่เล็กกว่า 5 นาโนเมตรได้ในทางทฤษฎี ✅ ค้นพบวัสดุเรซิสต์ใหม่ที่ตอบสนองต่อแสง Soft X-ray ➡️ ใช้โลหะอย่างสังกะสีร่วมกับสารอินทรีย์อิมิดาโซล ➡️ สังกะสีปล่อยอิเล็กตรอนเพื่อกระตุ้นปฏิกิริยาเคมีที่จำเป็นในการสร้างลวดลาย ✅ พัฒนาเทคนิค Chemical Liquid Deposition (CLD) ➡️ เคลือบฟิล์มบางระดับนาโนเมตรได้อย่างแม่นยำ ➡️ ช่วยให้ทดสอบวัสดุเรซิสต์ใหม่ได้รวดเร็วและมีประสิทธิภาพ ✅ B-EUV มีศักยภาพในการแทนที่ Hyper-NA EUV ➡️ ลดความซับซ้อนของระบบออปติก ➡️ อาจช่วยลดต้นทุนการผลิตในอนาคต ‼️ คำเตือนเกี่ยวกับข้อจำกัดของเทคโนโลยี B-EUV ⛔ แหล่งกำเนิดแสง Soft X-ray ยังไม่มีมาตรฐานอุตสาหกรรม ⛔ กระจกสะท้อนแสงสำหรับช่วงคลื่นนี้ยังไม่สามารถผลิตได้ ⛔ วัสดุเรซิสต์ทั่วไปไม่ตอบสนองต่อพลังงานโฟตอนสูงของ Soft X-ray ⛔ ยังไม่มีระบบ ecosystem ที่รองรับการผลิตแบบ B-EUV อย่างเต็มรูปแบบ https://www.tomshardware.com/tech-industry/semiconductors/beyond-euv-chipmaking-tech-pushes-soft-x-ray-lithography-closer-to-challenging-hyper-na-euv-b-euv-uses-new-resist-chemistry-to-make-smaller-chips

🔧 “TCS เปิดตัวบริการออกแบบระบบด้วยชิปเลต — อินเดียเร่งเครื่องสู่ศูนย์กลางเซมิคอนดักเตอร์โลก” Tata Consultancy Services (TCS) บริษัทไอทีระดับโลกจากอินเดีย ประกาศเปิดตัวบริการใหม่ “Chiplet-Based System Engineering Services” เพื่อช่วยผู้ผลิตเซมิคอนดักเตอร์ออกแบบชิปยุคใหม่ที่มีประสิทธิภาพสูงขึ้น ต้นทุนต่ำลง และพร้อมตอบโจทย์ตลาดที่เปลี่ยนแปลงอย่างรวดเร็ว โดยใช้แนวคิด “ชิปเลต” ซึ่งเป็นวงจรขนาดเล็กที่สามารถประกอบรวมกันเป็นชิปขนาดใหญ่ได้ตามความต้องการ การเปิดตัวครั้งนี้เกิดขึ้นในช่วงที่อินเดียกำลังเร่งพัฒนาอุตสาหกรรมเซมิคอนดักเตอร์อย่างจริงจัง โดยมีมูลค่าตลาดอยู่ที่ 45–50 พันล้านดอลลาร์ในปี 2024–2025 และคาดว่าจะเพิ่มขึ้นเป็น 100–110 พันล้านดอลลาร์ภายในปี 2030 ภายใต้การสนับสนุนจากรัฐบาลผ่านโครงการ India Semiconductor Mission มูลค่า ₹76,000 crore TCS ให้บริการออกแบบและตรวจสอบตามมาตรฐานอุตสาหกรรม เช่น UCIe (Universal Chiplet Interconnect Express) และ HBM (High Bandwidth Memory) รวมถึงการออกแบบแพ็กเกจขั้นสูงแบบ 2.5D และ 3D interposer ซึ่งช่วยให้สามารถรวมชิปหลายตัวเข้าด้วยกันได้อย่างมีประสิทธิภาพ ทั้งในด้านความเร็ว ความเสถียร และขนาดที่กะทัดรัด บริการใหม่นี้ยังช่วยให้บริษัทสามารถเร่ง tape-out หรือการส่งแบบชิปเข้าสู่กระบวนการผลิตได้เร็วขึ้น ซึ่งเป็นปัจจัยสำคัญในการแข่งขันในตลาดที่ขับเคลื่อนด้วย AI, คลาวด์, สมาร์ตโฟน, รถยนต์ไฟฟ้า และอุปกรณ์เชื่อมต่อ ✅ จุดเด่นของบริการ Chiplet-Based System Engineering จาก TCS ➡️ ใช้แนวคิด “ชิปเลต” เพื่อออกแบบชิปที่ยืดหยุ่นและปรับแต่งได้ตามความต้องการ ➡️ ช่วยเร่ง tape-out และลดต้นทุนการผลิตชิป ➡️ รองรับมาตรฐาน UCIe และ HBM สำหรับการเชื่อมต่อและหน่วยความจำความเร็วสูง ➡️ ให้บริการออกแบบแพ็กเกจขั้นสูง เช่น 2.5D และ 3D interposer ✅ บริบทของตลาดเซมิคอนดักเตอร์อินเดีย ➡️ มูลค่าตลาดปี 2024–2025 อยู่ที่ $45–50 พันล้าน และคาดว่าจะเพิ่มเป็น $100–110 พันล้านในปี 2030 ➡️ รัฐบาลสนับสนุนผ่านโครงการ India Semiconductor Mission มูลค่า ₹76,000 crore ➡️ อินเดียมีวิศวกรออกแบบชิปคิดเป็น 20% ของโลก ➡️ บริษัทต่างชาติเริ่มลงทุนตั้งโรงงานประกอบและออกแบบในอินเดีย ✅ ข้อมูลเสริมจากภายนอก ➡️ แนวคิด chiplet-based design กำลังแทนที่การลดขนาดทรานซิสเตอร์แบบเดิม ➡️ UCIe เป็นมาตรฐานเปิดที่ช่วยให้ชิปหลายตัวสื่อสารกันได้อย่างมีประสิทธิภาพ ➡️ HBM เป็นหน่วยความจำที่ใช้ใน GPU และ AI accelerator ที่ต้องการความเร็วสูง ➡️ TCS เคยร่วมมือกับบริษัทในอเมริกาเหนือเพื่อเร่งการผลิต AI processor ด้วยแนวทางนี้ ‼️ คำเตือนและข้อจำกัด ⛔ การออกแบบด้วยชิปเลตยังมีความซับซ้อนด้านการจัดการสัญญาณและความร้อน ⛔ การรวมชิปต่างชนิดอาจเกิดปัญหาเรื่อง latency และความเข้ากันได้ ⛔ มาตรฐาน UCIe ยังอยู่ระหว่างการพัฒนา — อาจมีการเปลี่ยนแปลงในอนาคต ⛔ บริษัทที่ไม่มีความเชี่ยวชาญด้านแพ็กเกจขั้นสูงอาจไม่สามารถใช้ประโยชน์ได้เต็มที่ ⛔ การแข่งขันในตลาดเซมิคอนดักเตอร์ยังสูงมาก — ต้องมีนวัตกรรมต่อเนื่องเพื่ออยู่รอด https://www.techpowerup.com/340896/tcs-unveils-chiplet-based-system-engineering-services-to-accelerate-semiconductor-innovation

🎙️ เรื่องเล่าจากเรือที่จ่ายไฟ: เมื่อ Karpowership เปลี่ยนทะเลให้กลายเป็นแหล่งพลังงานฉุกเฉิน Powership คือเรือที่ติดตั้งระบบผลิตไฟฟ้าเต็มรูปแบบ โดยสามารถใช้เชื้อเพลิงหลากหลาย เช่น น้ำมันเตา, ก๊าซธรรมชาติ, หรือแม้แต่เชื้อเพลิงชีวภาพ เพื่อผลิตไฟฟ้าและส่งเข้าสู่โครงข่ายบนฝั่งผ่านสายไฟแรงสูง โดยไม่ต้องสร้างโรงไฟฟ้าบนบกเลยแม้แต่นิดเดียว บริษัทที่เป็นเจ้าของและผู้ให้บริการหลักคือ Karpowership จากตุรกี ซึ่งมีเรือกว่า 50 ลำในปัจจุบัน และกำลังขยายกำลังผลิตจาก 10,000 MW เป็น 21,000 MW ภายในไม่กี่ปีข้างหน้า เรือแต่ละลำสามารถผลิตไฟฟ้าได้ตั้งแต่ 30 MW ไปจนถึง 500 MW โดยใช้เทคโนโลยีแบบ plug-and-play ที่สามารถติดตั้งและเริ่มจ่ายไฟได้ภายใน 30 วัน เรือรุ่นใหญ่ที่สุดคือ Khan Class เช่น Osman Khan ที่มีความยาวถึง 300 เมตร และบรรทุกเชื้อเพลิงได้ถึง 38,000 ตัน ใช้เครื่องยนต์แบบ dual-fuel ที่สามารถสลับเชื้อเพลิงตามความพร้อมในพื้นที่ เช่น ก๊าซธรรมชาติในบราซิล หรือดีเซลในโมซัมบิก นอกจากความเร็วในการติดตั้งแล้ว Powership ยังช่วยลดต้นทุนการผลิตไฟฟ้า, ลดการปล่อยคาร์บอนเมื่อเทียบกับโรงไฟฟ้าเก่า และไม่ต้องใช้พื้นที่บนบก—เหมาะกับประเทศที่มีโครงสร้างพื้นฐานจำกัด เช่น อินโดนีเซีย, เซเนกัล, เลบานอน, อิรัก และคิวบา ล่าสุด Karpowership ยังร่วมมือกับ Seatrium เพื่อพัฒนาเรือรุ่นใหม่ที่ติดตั้งระบบดักจับและกักเก็บคาร์บอน (CCUS) เพื่อรองรับเป้าหมายด้านพลังงานสะอาดในอนาคต ✅ ความสามารถของ Powership ➡️ ผลิตไฟฟ้าได้ตั้งแต่ 30 MW ถึง 500 MW ต่อเรือ ➡️ ใช้เชื้อเพลิงหลากหลาย เช่น น้ำมันเตา, ก๊าซธรรมชาติ, เชื้อเพลิงชีวภาพ ➡️ ติดตั้งและเริ่มจ่ายไฟได้ภายใน 30 วัน ✅ บริษัท Karpowership และการขยายตัว ➡️ มีเรือกว่า 50 ลำ รวมกำลังผลิตกว่า 10,000 MW ➡️ เป้าหมายคือขยายเป็น 21,000 MW ภายในไม่กี่ปี ➡️ ให้บริการในกว่า 20 ประเทศทั่วโลก ✅ เทคโนโลยีและความยืดหยุ่น ➡️ ใช้เครื่องยนต์ dual-fuel ที่ปรับตามเชื้อเพลิงในพื้นที่ ➡️ ไม่ต้องสร้างโรงไฟฟ้าบนบก ลดความเสี่ยงด้าน EPC ➡️ มีระบบ CCUS และเทอร์ไบน์ในเรือรุ่นใหม่เพื่อรองรับพลังงานสะอาด ✅ ตัวอย่างการใช้งานจริง ➡️ อินโดนีเซียใช้ Powership จ่ายไฟให้ 4 เกาะ รวมถึง 80% ของความต้องการ ➡️ บราซิลและเซเนกัลใช้เรือ LNGTS เพื่อจ่ายไฟจากทะเลสู่ฝั่ง ➡️ โมซัมบิกและอิรักใช้เพื่อเสริมโครงสร้างพื้นฐานที่เสียหาย https://www.slashgear.com/1955619/what-is-a-power-ship-and-why-do-some-countries-need-them/

🎮 GPU ที่ปรับแต่งได้เหมือนเลโก้ พร้อมพลังที่ฉลาดขึ้น ลองจินตนาการว่า GPU ไม่ใช่แค่ชิปกราฟิกธรรมดา แต่เป็นเหมือนชุดเลโก้ที่สามารถประกอบใหม่ได้ตามความต้องการของตลาด นั่นคือแนวคิดของ AMD RDNA 4 ที่ใช้การออกแบบแบบ Modular SoC ซึ่งสามารถ “ตัดต่อ” ส่วนประกอบภายในได้อย่างอิสระ ไม่ว่าจะเป็น Shader Engine, Memory Controller หรือแม้แต่ระบบรักษาความปลอดภัยภายในชิป AMD ได้เปิดเผยว่า Navi 44 ซึ่งเป็นหนึ่งใน GPU ตระกูล RDNA 4 ใช้การออกแบบที่มี Shader Engine 2 ตัว และ Memory Controller แบบ 128-bit GDDR6 ซึ่งสามารถขยายหรือย่อขนาดได้ตามต้องการ เช่น ถ้าต้องการรุ่นแรงขึ้น ก็เพิ่ม Shader Engine และ Memory Controller เข้าไปได้เลย นอกจากนี้ AMD ยังได้พัฒนาเทคนิคการบีบอัดข้อมูลภายใน GPU ที่ช่วยลดการใช้แบนด์วิดท์ของ Infinity Fabric ลงถึง 25% และเพิ่มประสิทธิภาพการเรนเดอร์ภาพแบบ raster ได้ถึง 15% โดยไม่ต้องพึ่งพาซอฟต์แวร์ภายนอกในการจัดการการบีบอัดอีกต่อไป สิ่งที่น่าสนใจคือการออกแบบนี้ยังช่วยให้ AMD สามารถสร้าง GPU ได้หลายรุ่นจากแผนผังเดียวกัน เช่น RX 9070 XT ที่ใช้ Navi 48 ก็เป็นผลลัพธ์จากการขยายโครงสร้างเดียวกันนี้ 📌 สรุปเนื้อหาเป็นหัวข้อ ➡️ AMD เปิดเผยรายละเอียด RDNA 4 เพิ่มเติมในงาน Hot Chips 2025 ➡️ RDNA 4 ใช้การออกแบบ Modular SoC ที่สามารถปรับแต่งได้ตามความต้องการ ➡️ Navi 44 มี Shader Engine 2 ตัว และ Memory Controller แบบ 128-bit GDDR6 ➡️ Modular SoC สามารถขยายเป็น Navi 48 สำหรับ RX 9070 XT ได้ ➡️ Infinity Fabric มีแบนด์วิดท์ 1KB/clock และความถี่ 1.5–2.5 GHz ➡️ ระบบ GL2 Cache และ LLC ช่วยให้การสื่อสารภายในชิปมีประสิทธิภาพ ➡️ RDNA 4 มีการฝังระบบรักษาความปลอดภัยและการจัดการพลังงานไว้ในชิป ➡️ มีการใช้เทคนิคบีบอัดข้อมูลใหม่ที่ช่วยลดการใช้แบนด์วิดท์ลง 25% ➡️ ประสิทธิภาพการเรนเดอร์ภาพแบบ raster เพิ่มขึ้น 15% ➡️ AMD มี Navi 44 และ Navi 48 หลาย SKU ที่แตกต่างกันตามการปรับแต่ง ✅ ข้อมูลเสริมจากภายนอก ➡️ RDNA 4 ไม่มีรุ่นเดสก์ท็อประดับสูงอย่าง Navi 4C ตามข่าวลือก่อนเปิดตัว ➡️ AMD ใช้เทคนิค “Harvesting” เพื่อปรับแต่ง GPU เช่น ปิด Shader Engine หรือลด Memory Bus ➡️ RDNA 4 ยังไม่มีรุ่นสำหรับโน้ตบุ๊กหรือแบบฝังตัว แม้เคยมีข่าวลือก่อนเปิดตัว RX 9000 ➡️ การออกแบบ Modular ช่วยให้ AMD ลดต้นทุนการผลิตและเพิ่มความยืดหยุ่นในการจัดจำหน่าย https://wccftech.com/amd-rdna-4-modular-soc-flexible-configurability-helps-spawn-smaller-gpus-navi-44-features-to-reduce-memory-bandwidth/

🎙️ SK hynix กับก้าวกระโดดสู่ยุค SSD ความจุระดับ 244TB ด้วย NAND 321 ชั้น ในโลกที่ข้อมูลเติบโตแบบไร้ขีดจำกัด SK hynix ได้ประกาศการเริ่มผลิต NAND แบบ QLC ขนาด 2Tb (256GB) ที่มีโครงสร้างถึง 321 ชั้น ซึ่งถือเป็นครั้งแรกของโลกที่ NAND แบบ QLC ทะลุเกิน 300 ชั้นได้สำเร็จ เทคโนโลยีใหม่นี้อยู่ในกลุ่มผลิตภัณฑ์ V9Q ของบริษัท โดยมีความเร็ว I/O ที่ 3200 MT/s และใช้โครงสร้างแบบ 6 planes ซึ่งช่วยให้สามารถอ่านข้อมูลแบบขนานได้มากขึ้น ส่งผลให้ความเร็วในการเขียนเพิ่มขึ้นถึง 56% และความเร็วในการอ่านเพิ่มขึ้น 18% เมื่อเทียบกับรุ่น V7Q เดิม นอกจากความเร็วแล้ว ยังมีการปรับปรุงด้านประสิทธิภาพพลังงาน โดยลดการใช้พลังงานในการเขียนลงกว่า 23% ซึ่งเหมาะกับการใช้งานในศูนย์ข้อมูลที่ต้องการประสิทธิภาพสูงและการใช้พลังงานต่ำ ในระยะเริ่มต้น SK hynix จะนำ NAND รุ่นนี้ไปใช้ใน SSD สำหรับผู้บริโภค เช่น SSD ขนาด 2TB ที่ใช้เพียง 8 ชิปเท่านั้น ก่อนจะขยายไปสู่ SSD ระดับองค์กรที่มีความจุสูงถึง 244TB โดยใช้เทคโนโลยี 32DP ที่สามารถบรรจุ NAND ได้ 32 ชิ้นในแพ็กเดียว เป้าหมายของ SK hynix คือการเป็นผู้ให้บริการหน่วยความจำแบบ full-stack สำหรับยุค AI ที่ต้องการความเร็ว ความจุ และประสิทธิภาพพลังงานในระดับสูงสุด 📌 สรุปเนื้อหาเป็นหัวข้อ ➡️ SK hynix เริ่มผลิต NAND แบบ QLC ขนาด 2Tb ด้วยโครงสร้าง 321 ชั้น ➡️ เป็นครั้งแรกของโลกที่ NAND QLC ทะลุเกิน 300 ชั้น ➡️ อยู่ในกลุ่มผลิตภัณฑ์ V9Q พร้อม I/O ที่ 3200 MT/s ➡️ ใช้โครงสร้างแบบ 6 planes เพื่อเพิ่มความเร็วในการอ่านแบบขนาน ➡️ ความเร็วในการเขียนเพิ่มขึ้น 56% และความเร็วในการอ่านเพิ่มขึ้น 18% จากรุ่นก่อน ➡️ ประสิทธิภาพพลังงานในการเขียนดีขึ้นกว่า 23% ➡️ SSD ขนาด 2TB ใช้เพียง 8 ชิป NAND รุ่นใหม่ ลดต้นทุนการผลิต ➡️ SSD ระดับองค์กรจะมีความจุสูงถึง 244TB ด้วยเทคโนโลยี 32DP ➡️ SK hynix ตั้งเป้าเป็นผู้ให้บริการหน่วยความจำแบบ full-stack สำหรับตลาด AI ➡️ เหมาะสำหรับศูนย์ข้อมูลที่ต้องการความจุสูงและประหยัดพลังงาน ✅ ข้อมูลเสริมจากภายนอก ➡️ QLC (Quad-Level Cell) เก็บข้อมูลได้ 4 บิตต่อเซลล์ ทำให้มีความจุสูงแต่ความทนทานต่ำกว่ารุ่นอื่น ➡️ การเพิ่มจำนวน planes ช่วยให้สามารถประมวลผลข้อมูลพร้อมกันได้มากขึ้น ➡️ เทคโนโลยี 32DP เป็นการบรรจุ NAND 32 ชิ้นในแพ็กเดียว เพิ่มความหนาแน่นของข้อมูล ➡️ NAND แบบ 321 ชั้นช่วยลดต้นทุนต่อบิต และเพิ่มความสามารถในการแข่งขันด้านราคา ➡️ ตลาด SSD กำลังเปลี่ยนจาก TLC ไปสู่ QLC เพื่อรองรับความต้องการด้านความจุที่เพิ่มขึ้น https://www.tomshardware.com/pc-components/ssds/sk-hynix-announces-mass-production-of-its-2tb-3d-qlc-nand-cheaper-high-capacity-consumer-drives-and-244tb-enterprise-ssds-incoming

🏭 จากนำเข้า สู่ผลิตเอง: สหรัฐฯ เริ่มผลิตเวเฟอร์ซิลิกอนในประเทศ ในอดีต สหรัฐฯ ต้องพึ่งพาการนำเข้าแผ่นเวเฟอร์ซิลิกอนจากบริษัทในญี่ปุ่นและไต้หวัน เช่น Shin-Etsu และ Sumco เพื่อใช้เป็นฐานในการผลิตชิป แต่ในปี 2025 GlobalWafers ได้เปิดโรงงานแห่งใหม่ในเมือง Sherman รัฐเท็กซัส ซึ่งถือเป็นครั้งแรกที่มีการผลิตเวเฟอร์ซิลิกอนขนาด 300 มม. ภายในประเทศ โรงงานนี้มีมูลค่าการลงทุนกว่า $3.5 พันล้าน และได้รับการสนับสนุนจาก CHIPS Act รวมถึงเงินลงทุนจาก Apple และ TSMC โดยมีเป้าหมายผลิตเวเฟอร์เดือนละ 300,000 แผ่นในเฟสแรก การผลิตในประเทศจะช่วยลดเวลาการขนส่ง เพิ่มความมั่นคงของห่วงโซ่อุปทาน และลดต้นทุนการผลิตให้กับบริษัทผู้ผลิตชิปในสหรัฐฯ เช่น Texas Instruments, NVIDIA และ Samsung ที่มีโรงงานในเท็กซัส นอกจากนี้ GlobalWafers ยังมีแผนผลิตเวเฟอร์ชนิดพิเศษ เช่น SOI (Silicon-on-Insulator) สำหรับงานด้านอวกาศและกลาโหม และ SiC (Silicon Carbide) สำหรับรถยนต์ไฟฟ้าและโครงสร้างพื้นฐานพลังงานสะอาด การเปิดโรงงานนี้ยังสร้างงานกว่า 2,500 ตำแหน่ง และเป็นส่วนหนึ่งของการเปลี่ยนแปลงเชิงยุทธศาสตร์จากการพึ่งพาเอเชีย สู่การสร้างอุตสาหกรรมเทคโนโลยีที่แข็งแกร่งในฝั่งตะวันตก ✅ ความสำเร็จของ GlobalWafers ในสหรัฐฯ ➡️ เป็นบริษัทแรกที่ผลิตเวเฟอร์ซิลิกอนขนาด 300 มม. ภายในสหรัฐฯ ➡️ โรงงานตั้งอยู่ในเมือง Sherman รัฐเท็กซัส มูลค่าการลงทุน $3.5 พันล้าน ➡️ ได้รับการสนับสนุนจาก CHIPS Act และเงินลงทุนจาก Apple และ TSMC ➡️ ผลิตเวเฟอร์เดือนละ 300,000 แผ่นในเฟสแรก ➡️ ลดการพึ่งพาการนำเข้าจากญี่ปุ่นและไต้หวัน ➡️ ช่วยเสริมความมั่นคงของห่วงโซ่อุปทานในอุตสาหกรรมชิป ➡️ สร้างงานกว่า 2,500 ตำแหน่งในเท็กซัสและมิสซูรี ✅ ข้อมูลเสริมจากภายนอก ➡️ GlobalWafers เป็นหนึ่งใน 5 ผู้นำตลาดเวเฟอร์โลก ร่วมกับ Shin-Etsu และ Sumco ➡️ มีโรงงานในยุโรป เอเชีย และสหรัฐฯ ทำให้ลดต้นทุนขนส่งได้ถึง 5% ➡️ เวเฟอร์ SOI ใช้ในงานอวกาศ กลาโหม และ HPC ด้วยคุณสมบัติกันรังสี ➡️ เวเฟอร์ SiC ใช้ในรถยนต์ไฟฟ้าและระบบพลังงานสะอาด ➡️ ตลาดเวเฟอร์คาดว่าจะเติบโต 5.5% ต่อปีในด้านพื้นที่ และ 2% ในด้านราคา ➡️ GlobalWafers มีข้อตกลงระยะยาวกับลูกค้าเพื่อรักษาเสถียรภาพรายได้ https://wccftech.com/u-s-chip-industry-reaches-another-milestone-as-globalwafers-becomes-the-first-firm-to-produce-silicon-wafers-domestically/

🏭🔄 เล่าให้ฟังใหม่: TSMC ปิดสายการผลิตเวเฟอร์ 6 นิ้ว — ยุคใหม่ของ Gigafab กำลังมา TSMC ผู้ผลิตชิปอันดับหนึ่งของโลก ประกาศว่าจะทยอยเลิกผลิตเวเฟอร์ขนาด 6 นิ้ว (150 มม.) ภายใน 2 ปีข้างหน้า โดยจะรวมสายการผลิตเก่าในเมือง Hsinchu และย้ายลูกค้าไปยังโรงงานที่ใช้เวเฟอร์ขนาดใหญ่ขึ้น เช่น 8 นิ้ว (200 มม.) และ 12 นิ้ว (300 มม.) ซึ่งมีประสิทธิภาพและต้นทุนต่อชิปที่ดีกว่า เหตุผลหลักคือ เวเฟอร์ขนาดเล็กให้จำนวนชิปต่อแผ่นน้อย ทำให้ต้นทุนสูง ไม่เหมาะกับเทคโนโลยีใหม่ที่ต้องการประสิทธิภาพสูง เช่น AI และ HPC อีกทั้งยังมีการแข่งขันจากโรงงานในจีนที่ผลิตชิปบนเทคโนโลยีเก่าในราคาถูก ทำให้ TSMC ต้องปรับกลยุทธ์เพื่อรักษาความสามารถในการแข่งขันระยะยาว โรงงาน Fab 2 และ Fab 5 จะหยุดผลิตภายในปี 2027 โดยบางส่วนจะถูกปรับเปลี่ยนเป็นศูนย์วิจัยหรือโรงงานประกอบชิ้นส่วนขั้นสูง (advanced packaging) สำหรับเวเฟอร์ 300 มม. ซึ่งเป็นทิศทางที่ TSMC มุ่งไปในยุคหลัง 2 นาโนเมตร ✅ TSMC จะเลิกผลิตเวเฟอร์ขนาด 6 นิ้วภายใน 2 ปี ➡️ เพื่อปรับปรุงประสิทธิภาพและลดต้นทุนการผลิต ✅ โรงงาน Fab 2 และ Fab 5 จะหยุดผลิตภายในปี 2027 ➡️ อาจถูกปรับเป็นศูนย์วิจัยหรือโรงงานประกอบชิ้นส่วน ✅ ลูกค้าจะถูกย้ายไปยังโรงงานที่ใช้เวเฟอร์ 200 มม. และ 300 มม. ➡️ เพื่อรองรับการผลิตในปริมาณมากและเทคโนโลยีขั้นสูง ✅ เวเฟอร์ขนาดใหญ่ให้จำนวนชิปต่อแผ่นมากกว่า ➡️ ส่งผลให้ต้นทุนต่อชิปลดลงและประสิทธิภาพดีขึ้น ✅ TSMC ต้องการเพิ่มการใช้พื้นที่และบุคลากรในโรงงานขนาดใหญ่ ➡️ เช่น Fab 12 และโรงงานใหม่ที่อยู่ใกล้กัน ✅ การตัดสินใจนี้สอดคล้องกับกลยุทธ์ระยะยาวของบริษัท ➡️ มุ่งเน้นการผลิตชิปขั้นสูงสำหรับตลาด AI และ HPC https://www.techpowerup.com/339890/tsmc-phases-out-6-inch-wafer-production-encourages-customers-to-move-to-gigafabs

🎙️ เรื่องเล่าจากข่าว: Intel Core 5 120—ชื่อใหม่ สเปกเดิม กับภารกิจเคลียร์ Alder Lake ก่อนเปิดทางให้ Ultra Intel เปิดตัวซีพียูรุ่นใหม่ในกลุ่มราคาประหยัดคือ Core 5 120 และ Core 5 120F โดยใช้ชื่อใหม่ที่ไม่ตรงกับซีรีส์ก่อนหน้าอย่าง Raptor Lake หรือ Core Ultra ทำให้หลายคนสับสนว่า “นี่คือรุ่นใหม่จริงหรือ?” เมื่อดูสเปกแล้วพบว่า Core 5 120 มีความใกล้เคียงกับ Core i5-12400 อย่างมาก: มี 6 คอร์ประสิทธิภาพ (P-core), 12 เธรด, ความเร็วพื้นฐาน 2.5 GHz และบูสต์สูงสุด 4.5 GHz ซึ่งเพิ่มขึ้นจากรุ่นเดิมเพียง 100 MHz เท่านั้น แม้จะดูเหมือนการเปลี่ยนชื่อเฉย ๆ แต่เบื้องหลังคือกลยุทธ์ของ Intel ที่ใช้ die stepping แบบใหม่ (เช่น H0) เพื่อผลิตได้ถูกลง และเคลียร์สต็อก Alder Lake ก่อนเปิดตัว Core Ultra 200S ที่ใช้สถาปัตยกรรม Arrow Lake ✅ Intel เปิดตัว Core 5 120 และ 120F ในกลุ่มซีพียูราคาประหยัด ➡️ ใช้ชื่อใหม่ที่ไม่ตรงกับซีรีส์ก่อนหน้า ➡️ 120F ไม่มีกราฟิกในตัว แต่สเปกเหมือนกัน ✅ Core 5 120 มีสเปกใกล้เคียงกับ Core i5-12400 อย่างมาก ➡️ 6 P-core, 12 เธรด, 2.5–4.5 GHz ➡️ เพิ่มบูสต์เพียง 100 MHz จากรุ่นเดิม ✅ ใช้ L3 cache ขนาด 18MB และรองรับ DDR5-4800 ➡️ เหมาะกับผู้ใช้ที่ต้องการอัปเกรดบนเมนบอร์ด LGA 1700 ➡️ ไม่ต้องเปลี่ยนฮาร์ดแวร์เดิม ✅ อาจใช้ die stepping แบบ H0 ที่ประหยัดต้นทุนมากกว่า C0 ➡️ ช่วยลดต้นทุนการผลิต ➡️ ไม่มีผลต่อประสิทธิภาพในงานทั่วไป ✅ เปิดตัวในช่วงที่ Intel เตรียมเปิดตัว Core Ultra 200S ที่ใช้ Arrow Lake ➡️ เป็นการเคลียร์สต็อก Alder Lake ➡️ ใช้ชื่อใหม่เพื่อแยกกลุ่มผลิตภัณฑ์ ‼️ การใช้ชื่อใหม่อย่าง “Core 5 120” อาจทำให้ผู้ซื้อสับสนกับซีรีส์อื่น ⛔ ไม่ตรงกับชื่อ Core Ultra หรือ Raptor Lake ⛔ อาจเข้าใจผิดว่าเป็นสถาปัตยกรรมใหม่ ‼️ การรีแบรนด์รุ่นเก่าอาจทำให้ผู้ใช้จ่ายเงินเพิ่มโดยไม่ได้ประสิทธิภาพที่ต่างกันมาก ⛔ เพิ่มบูสต์เพียงเล็กน้อยจากรุ่นเดิม ⛔ ประสิทธิภาพจริงใกล้เคียงกับ i5-12400 ‼️ ไม่มีข้อมูลชัดเจนเรื่อง stepping ที่ใช้ใน Core 5 120 ⛔ อาจมีผลต่อความร้อนหรือการใช้พลังงาน ⛔ ผู้ใช้ไม่สามารถเลือก stepping ได้จากข้อมูลทั่วไป ‼️ การเปิดตัวแบบเงียบ ๆ อาจทำให้ผู้ใช้ทั่วไปไม่ทันสังเกตว่าเป็นรุ่นรีแบรนด์ ⛔ ไม่มีการประชาสัมพันธ์ชัดเจน ⛔ อาจเข้าใจผิดว่าเป็นรุ่นใหม่ทั้งหมด https://www.techspot.com/news/108899-familiar-specs-new-name-intel-core-5-120.html

🎙️ เรื่องเล่าจากห้องทดลอง: เมื่อควอนตัมมาช่วยออกแบบชิป ทีมนักวิจัยจากออสเตรเลียได้พัฒนาเทคนิคใหม่ที่ผสานระหว่างควอนตัมคอมพิวติ้งกับแมชชีนเลิร์นนิง เพื่อออกแบบชิปเซมิคอนดักเตอร์ได้แม่นยำและมีประสิทธิภาพมากขึ้น โดยใช้โมเดลที่เรียกว่า Quantum Kernel-Aligned Regressor (QKAR) ซึ่งสามารถแปลงข้อมูลคลาสสิกให้กลายเป็นสถานะควอนตัม แล้ววิเคราะห์หาความสัมพันธ์ซับซ้อนในข้อมูลขนาดเล็กได้อย่างมีประสิทธิภาพ การทดลองใช้กับตัวอย่างจริง 159 ชิ้นของ GaN HEMT (Gallium Nitride High Electron Mobility Transistor) พบว่า QKAR สามารถคาดการณ์ค่าความต้านทาน Ohmic contact ได้แม่นยำกว่าระบบแมชชีนเลิร์นนิงแบบเดิมถึง 8.8–20.1% ซึ่งเป็นขั้นตอนสำคัญในการออกแบบชิปให้กระแสไฟฟ้าไหลผ่านได้ดี ✅ นักวิจัยออสเตรเลียพัฒนาเทคนิค QKAR เพื่อออกแบบชิปเซมิคอนดักเตอร์ ➡️ ใช้ควอนตัมคอมพิวติ้งแปลงข้อมูลคลาสสิกเป็นสถานะควอนตัม ➡️ วิเคราะห์ข้อมูลผ่าน quantum kernel ก่อนส่งต่อให้แมชชีนเลิร์นนิงประมวลผล ✅ ใช้ข้อมูลจาก 159 ตัวอย่าง GaN HEMT เพื่อทดสอบโมเดล ➡️ GaN HEMT เป็นวัสดุที่ใช้ในอุปกรณ์อิเล็กทรอนิกส์ประสิทธิภาพสูง ➡️ โฟกัสที่การคาดการณ์ค่าความต้านทาน Ohmic contact ซึ่งเป็นจุดสำคัญในการออกแบบชิป ✅ QKAR มีประสิทธิภาพเหนือกว่าโมเดลแมชชีนเลิร์นนิงแบบเดิมถึง 20.1% ➡️ เหมาะกับข้อมูลขนาดเล็กและมีความซับซ้อนสูง ➡️ ช่วยลดต้นทุนการผลิตและเพิ่มประสิทธิภาพของอุปกรณ์ ✅ เทคนิคนี้สามารถใช้งานได้กับฮาร์ดแวร์ควอนตัมระดับ NISQ ที่มีอยู่ในปัจจุบัน ➡️ ไม่ต้องรอควอนตัมคอมพิวเตอร์ระดับใหญ่ ➡️ เป็นก้าวแรกสู่การนำควอนตัมมาใช้จริงในอุตสาหกรรมเซมิคอนดักเตอร์ ✅ การผสานควอนตัมกับแมชชีนเลิร์นนิงอาจเปลี่ยนวิธีออกแบบชิปในอนาคต ➡️ เปิดทางสู่การออกแบบที่แม่นยำและรวดเร็วขึ้น ➡️ ลดการพึ่งพาการทดลองในห้องแล็บแบบเดิม ‼️ ฮาร์ดแวร์ควอนตัมในปัจจุบันยังมีข้อจำกัดด้านความเสถียรและการแก้ไขข้อผิดพลาด ⛔ ต้องการ qubit ที่มีคุณภาพสูงและระบบควบคุมที่แม่นยำ ⛔ การขยายการใช้งานจริงยังต้องพัฒนาอีกมาก ‼️ การใช้ควอนตัมกับข้อมูลขนาดใหญ่ยังไม่สามารถทำได้เต็มรูปแบบ ⛔ ต้องใช้เทคนิคลดมิติข้อมูลก่อนเข้าสู่ระบบควอนตัม ⛔ อาจสูญเสียรายละเอียดบางส่วนที่สำคัญ ‼️ การเปรียบเทียบกับโมเดลคลาสสิกยังขึ้นอยู่กับการปรับแต่งพารามิเตอร์ของแต่ละโมเดล ⛔ โมเดลคลาสสิกอาจให้ผลลัพธ์ใกล้เคียงหากปรับแต่งอย่างเหมาะสม ⛔ ต้องมีการทดสอบในบริบทที่หลากหลายก่อนสรุปว่า QML เหนือกว่า ‼️ การนำเทคนิคนี้ไปใช้ในอุตสาหกรรมจริงยังต้องผ่านการพิสูจน์เพิ่มเติม ⛔ ต้องทดสอบกับกระบวนการผลิตจริงและอุปกรณ์หลากหลายประเภท ⛔ ต้องมีการประเมินความคุ้มค่าทางเศรษฐศาสตร์ก่อนนำไปใช้เชิงพาณิชย์ https://www.tomshardware.com/tech-industry/quantum-computing/quantum-machine-learning-unlocks-new-efficient-chip-design-pipeline-encoding-data-in-quantum-states-then-analyzing-it-with-machine-learning-up-to-20-percent-more-effective-than-traditional-models

💾 เรื่องเล่าจากชั้นความจำ: เมื่อ BiCS9 คือสะพานเชื่อมระหว่างอดีตและอนาคตของ NAND Flash ในเดือนกรกฎาคม 2025 Kioxia และ SanDisk ได้เริ่มส่งมอบตัวอย่างชิป BiCS9 ซึ่งเป็น NAND Flash รุ่นที่ 9 ที่ออกแบบมาเพื่อเป็น “สะพาน” ระหว่าง BiCS8 และ BiCS10 โดยใช้แนวคิดแบบไฮบริด—นำโครงสร้างเซลล์เก่าจาก BiCS5 หรือ BiCS8 มาผสานกับเทคโนโลยีใหม่อย่าง CBA (CMOS directly Bonded to Array) ผลลัพธ์คือชิปที่มีประสิทธิภาพสูงขึ้นอย่างชัดเจน แม้จะใช้จำนวนเลเยอร์น้อยกว่า BiCS8 หรือ BiCS10 แต่กลับสามารถเร่งความเร็วอินเทอร์เฟซ NAND ได้ถึง 4.8 Gb/s ด้วย Toggle DDR6.0 และ SCA protocol พร้อมลดการใช้พลังงานได้อย่างมีนัยสำคัญ BiCS9 จึงกลายเป็นตัวเลือกที่เหมาะสำหรับ SSD ระดับองค์กรที่รองรับงาน AI และการใช้งานทั่วไปที่ต้องการความสมดุลระหว่างประสิทธิภาพและต้นทุน ✅ Kioxia และ SanDisk เริ่มส่งมอบตัวอย่าง BiCS9 NAND Flash รุ่นใหม่ ➡️ เป็นรุ่นที่ 9 ของซีรีส์ BiCS FLASH ➡️ ใช้โครงสร้างแบบไฮบริดระหว่าง BiCS5 (112-layer) และ BiCS8 (218-layer) ✅ ใช้เทคโนโลยี CBA (CMOS directly Bonded to Array) ➡️ ผลิต logic wafer และ memory cell wafer แยกกัน แล้วนำมาประกบ ➡️ ช่วยเพิ่มประสิทธิภาพและลดต้นทุนการผลิต ✅ รองรับ Toggle DDR6.0 และ SCA protocol เพื่อเพิ่มความเร็วอินเทอร์เฟซ2 ➡️ ความเร็วสูงสุดถึง 4.8 Gb/s ภายใต้การทดสอบ ➡️ เพิ่มขึ้น 33% จาก BiCS8 ✅ ประสิทธิภาพดีขึ้นอย่างชัดเจนเมื่อเทียบกับรุ่นก่อนหน้า ➡️ เขียนข้อมูลเร็วขึ้น 61% ➡️ อ่านข้อมูลเร็วขึ้น 12% ➡️ ประหยัดพลังงานขึ้น 36% ขณะเขียน และ 27% ขณะอ่าน ➡️ เพิ่ม bit density ขึ้น 8% ✅ BiCS9 ถูกออกแบบมาเพื่อรองรับงาน AI และ SSD ระดับกลางถึงสูง ➡️ เน้นความสมดุลระหว่างประสิทธิภาพและต้นทุน ➡️ เตรียมพร้อมสำหรับการเปลี่ยนผ่านสู่ BiCS10 ที่จะใช้ 332-layer ✅ BiCS10 จะเน้นความจุสูงและความหนาแน่นของข้อมูลมากขึ้น ➡️ เพิ่ม bit density ขึ้น 59% จากการปรับ floor plan ➡️ เหมาะกับ data center และงาน AI ที่ต้องการความเร็วและประหยัดพลังงาน ‼️ BiCS9 ยังอยู่ในขั้นตอนการทดสอบและยังไม่เข้าสู่การผลิตจำนวนมาก ⛔ การใช้งานจริงอาจมีความแตกต่างจากตัวอย่างที่ส่งมอบ ⛔ ต้องรอการผลิตจริงภายในปีงบประมาณ 2025 ‼️ การใช้โครงสร้างไฮบริดอาจทำให้เกิดความสับสนในรุ่นย่อย ⛔ บางรุ่นใช้ BiCS5 (112-layer) บางรุ่นใช้ BiCS8 (218-layer) ⛔ อาจส่งผลต่อความเสถียรและการจัดการคุณภาพ ‼️ ความเร็วสูงสุด 4.8 Gb/s เป็นค่าที่ได้จากการทดสอบในสภาพควบคุม ⛔ ความเร็วจริงอาจต่ำกว่าขึ้นอยู่กับสภาพแวดล้อมและอุปกรณ์ที่ใช้ ⛔ ต้องรอผลการทดสอบจากผู้ผลิตอิสระเพื่อยืนยัน ‼️ การแข่งขันกับผู้ผลิตรายอื่นยังคงเข้มข้น ⛔ Samsung และ Micron เน้นเพิ่มจำนวนเลเยอร์เกิน 300 เพื่อเพิ่มความจุ ⛔ Kioxia เลือกแนวทางไฮบริดเพื่อความเร็วในการผลิตและต้นทุนต่ำ https://www.tomshardware.com/pc-components/storage/kioxia-and-sandisk-start-shipping-bics9-3d-nand-samples-hybrid-design-combining-112-layer-bics5-with-modern-cba-and-ddr6-0-interface-for-higher-performance-and-cost-efficiency

🎙️ เรื่องเล่าจากโลกมือถือพับได้: iPhone Fold รุ่นแรกของ Apple กับสเปกแรงและราคาสูง หลังจากมีข่าวลือมานานหลายปี ล่าสุดมีข้อมูลหลุดจากแหล่งข่าวสองแห่งที่เปิดเผยรายละเอียดของ iPhone Fold ซึ่งคาดว่าจะเป็นมือถือพับได้รุ่นแรกของ Apple โดยจะเปิดตัวในปี 2026 iPhone Fold จะมาพร้อมหน้าจอด้านในขนาด 7.8 นิ้ว และหน้าจอด้านนอกขนาด 5.5 นิ้ว ใช้ชิป A20 Pro ที่ผลิตด้วยเทคโนโลยี 2nm จาก TSMC พร้อม RAM 12GB และตัวเลือกความจุ 256GB, 512GB และ 1TB กล้องหลักจะเป็นเลนส์ wide-angle 48MP และกล้อง ultra-wide อีก 48MP เช่นกัน โดยอาจเป็นรุ่นแรกที่ใช้โมเด็ม 5G ที่ Apple ออกแบบเองชื่อว่า C2 baseband ด้านวัสดุ ตัวเครื่องจะใช้ไทเทเนียมและบานพับโลหะจากผู้ผลิตชิ้นส่วนชั้นนำ เช่น Lens Technology, Amphenol และ Foxconn ซึ่งจะเป็นผู้ประกอบหลัก ร่วมกับ Luxshare แม้จะมีการลดต้นทุนการผลิตลงเหลือประมาณ $759 แต่ราคาขายยังคงสูง โดยคาดว่าจะอยู่ระหว่าง $1,800–$2,000 ซึ่งใกล้เคียงกับ Galaxy Z Fold SE ของ Samsung นักวิเคราะห์คาดว่า iPhone Fold จะช่วยกระตุ้นตลาดอุปกรณ์พับได้ทั่วโลก ทั้งสมาร์ตโฟน แท็บเล็ต และโน้ตบุ๊ก ในระยะกลางถึงระยะยาว ✅ iPhone Fold คาดว่าจะเปิดตัวในปี 2026 ➡️ เป็นมือถือพับได้รุ่นแรกของ Apple ✅ หน้าจอด้านในขนาด 7.8 นิ้ว และหน้าจอด้านนอก 5.5 นิ้ว ➡️ ใช้ OLED จาก Samsung Display และ LG Display ✅ ใช้ชิป A20 Pro ผลิตด้วยเทคโนโลยี 2nm จาก TSMC ➡️ พร้อม RAM 12GB และความจุสูงสุด 1TB ✅ กล้องคู่ 48MP ทั้งเลนส์ wide และ ultra-wide ➡️ คาดว่าจะให้คุณภาพภาพถ่ายระดับเรือธง ✅ ใช้โมเด็ม 5G ที่ Apple ออกแบบเองชื่อ C2 baseband ➡️ เป็นครั้งแรกที่ Apple ไม่ใช้โมเด็มจาก Qualcomm ✅ ตัวเครื่องใช้วัสดุไทเทเนียมและบานพับโลหะ ➡️ ผลิตโดย Lens Technology, Amphenol และ Foxconn ✅ ราคาขายคาดว่าอยู่ระหว่าง $1,800–$2,000 ➡️ ต้นทุนการผลิตอยู่ที่ประมาณ $759 ✅ Foxconn เป็นผู้ประกอบหลัก ร่วมกับ Luxshare ➡️ ผลิตในจีน เวียดนาม และอินเดีย ✅ นักวิเคราะห์คาดว่า iPhone Fold จะกระตุ้นตลาดอุปกรณ์พับได้ ➡️ ส่งผลดีต่ออุตสาหกรรมเทคโนโลยีในระยะกลางถึงยาว https://www.techspot.com/news/108693-apple-first-foldable-iphone-tipped-feature-78-inch.html

"สุชาติ" ชูโมเดล "ธงเขียว" ลดภาระเกษตรกรแก้ปัญหาราคาเกษตรตกต่ำ เน้นลดต้นทุน-หาตลาด สร้างกลยุทธ์ครบวงจร https://www.thai-tai.tv/news/20251/ . #รัฐบาลช่วยเกษตรกร #โครงการธงเขียว #ลดต้นทุนการผลิต #ควบคุมราคาอาหาร #กระทรวงพาณิชย์ #เกษตรไทย #เศรษฐกิจไทย #ค่าครองชีพ #ข่าวเกษตร

ทำไม Android Tablet รุ่นใหม่ถึงไม่นิยมใส่ SIM Card อีกต่อไป 🗒️ ในยุคที่เทคโนโลยีพัฒนาอย่างรวดเร็ว อุปกรณ์อย่างแท็บเล็ต (Tablet) ได้กลายเป็นเครื่องมือสำคัญสำหรับการทำงาน ความบันเทิง และการเรียนรู้ โดยเฉพาะ Android Tablet ที่ได้รับความนิยมจากความหลากหลายและราคาที่เข้าถึงได้ อย่างไรก็ตาม หากสังเกตดี ๆ จะพบว่าแท็บเล็ตรุ่นใหม่ ๆ ในปัจจุบันมักไม่ค่อยมีช่องใส่ SIM Card เพื่อเชื่อมต่อเครือข่ายมือถือเหมือนในอดีต ซึ่งเคยเป็นฟีเจอร์ยอดนิยมสำหรับผู้ที่ต้องการเชื่อมต่ออินเทอร์เน็ตได้ทุกที่ทุกเวลาโดยไม่ต้องพึ่ง Wi-Fi แล้วอะไรคือสาเหตุที่ทำให้ผู้ผลิตเลือกตัดฟีเจอร์นี้ออก? บทความนี้จะพาคุณไปสำรวจเหตุผลหลัก ๆ ที่อยู่เบื้องหลังการเปลี่ยนแปลงนี้ เพื่อให้เข้าใจภาพรวมของเทรนด์และพฤติกรรมการใช้งานในยุคปัจจุบัน 1️⃣. การเปลี่ยนแปลงของพฤติกรรมผู้ใช้ ในอดีต แท็บเล็ตที่รองรับ SIM Card เป็นที่นิยมอย่างมาก เพราะช่วยให้ผู้ใช้สามารถเชื่อมต่ออินเทอร์เน็ตได้ทุกที่ โดยเฉพาะในสถานที่ที่ไม่มี Wi-Fi อย่างไรก็ตาม ในปัจจุบัน สมาร์ทโฟนได้พัฒนาไปไกลจนสามารถทดแทนการใช้งานของแท็บเล็ตได้ในหลายด้าน ด้วยหน้าจอที่ใหญ่ขึ้นและประสิทธิภาพที่สูงขึ้น ผู้ใช้จำนวนมากจึงมองว่าสมาร์ทโฟนเพียงเครื่องเดียวก็เพียงพอต่อความต้องการ โดยเฉพาะเมื่อสมาร์ทโฟนสามารถแชร์อินเทอร์เน็ตผ่านฟีเจอร์ Hotspot ได้อย่างง่ายดายและรวดเร็ว การมี SIM Card บนแท็บเล็ตจึงกลายเป็นสิ่งที่ไม่จำเป็นสำหรับผู้ใช้ส่วนใหญ่ 2️⃣. การเข้าถึง Wi-Fi ที่แพร่หลายมากขึ้น ในยุคที่ Wi-Fi มีอยู่เกือบทุกหนแห่ง ไม่ว่าจะเป็นที่บ้าน สถานที่ทำงาน ร้านกาแฟ ห้างสรรพสินค้า หรือแม้แต่ในที่สาธารณะอย่างรถไฟฟ้าและสนามบิน การเชื่อมต่ออินเทอร์เน็ตผ่าน Wi-Fi กลายเป็นเรื่องสะดวกและประหยัดกว่าการใช้เครือข่ายมือถือ ผู้ใช้แท็บเล็ตส่วนใหญ่จึงเลือกเชื่อมต่อผ่าน Wi-Fi แทนการสมัครแพ็กเกจอินเทอร์เน็ตเพิ่มเติมสำหรับแท็บเล็ต ซึ่งช่วยลดค่าใช้จ่ายและทำให้การใช้งานมีความยืดหยุ่นมากขึ้น โดยเฉพาะในกลุ่มนักเรียน นักศึกษา และวัยทำงานที่มักอยู่ในสภาพแวดล้อมที่มี Wi-Fi ให้บริการอยู่แล้ว 3️⃣. การลดต้นทุนการผลิตเพื่อราคาที่เข้าถึงได้ การผลิตแท็บเล็ตที่รองรับ SIM Card ต้องใช้ชิ้นส่วนเพิ่มเติม เช่น ชิปโมเด็มสำหรับเชื่อมต่อ LTE หรือ 5G และช่องใส่ SIM Card ซึ่งทั้งหมดนี้เพิ่มต้นทุนการผลิตให้สูงขึ้น ในเมื่อความต้องการฟีเจอร์นี้ในตลาดลดลง ผู้ผลิตจึงเลือกตัดส่วนนี้ออกเพื่อลดต้นทุนและสามารถวางจำหน่ายแท็บเล็ตในราคาที่แข่งขันได้ ส่งผลให้ผู้บริโภคได้รับอุปกรณ์ที่มีประสิทธิภาพสูงในราคาที่เข้าถึงได้ง่ายขึ้น โดยเฉพาะในกลุ่มผู้ใช้ที่มองหาแท็บเล็ตเพื่อการใช้งานทั่วไป เช่น ดูวิดีโอ อ่านหนังสือ หรือทำงานเบื้องต้น 4️⃣. การออกแบบที่บางและเบาเพื่อความคล่องตัว ดีไซน์ของแท็บเล็ตในปัจจุบันเน้นความบางและเบาเพื่อให้พกพาสะดวกและตอบโจทย์ไลฟ์สไตล์ที่ต้องการความคล่องตัว การเพิ่มช่องใส่ SIM Card และชิปโมเด็มอาจทำให้ต้องเสียพื้นที่ภายในตัวเครื่อง ซึ่งส่งผลต่อความบางและน้ำหนักของอุปกรณ์ ผู้ผลิตจึงเลือกตัดฟีเจอร์นี้ออกเพื่อให้แท็บเล็ตมีดีไซน์ที่สวยงามและพกพาง่ายยิ่งขึ้น ซึ่งเป็นสิ่งที่ผู้บริโภคในยุคนี้ให้ความสำคัญมากขึ้น โดยเฉพาะกลุ่มวัยรุ่นและนักเรียนที่ต้องการอุปกรณ์ที่ทั้งทันสมัยและสะดวกต่อการใช้งานในชีวิตประจำวัน 5️⃣. บริการอินเทอร์เน็ตยุคใหม่ที่ตอบโจทย์มากขึ้น เทคโนโลยีเครือข่ายในปัจจุบันได้พัฒนาไปอย่างก้าวกระโดด แพ็กเกจอินเทอร์เน็ตบนสมาร์ทโฟนในยุคนี้มีความเร็วสูงและมีความยืดหยุ่นมากขึ้น ไม่ว่าจะเป็นการรองรับ eSIM, เครือข่าย 5G หรือแพ็กเกจแบบ Unlimited Data Plan ที่อนุญาตให้แชร์ข้อมูลไปยังอุปกรณ์อื่นได้โดยไม่มีข้อจำกัดมากนัก การแชร์อินเทอร์เน็ตจากสมาร์ทโฟนไปยังแท็บเล็ตจึงเป็นทางเลือกที่สะดวกและประหยัดกว่าการใช้ SIM Card แยกสำหรับแท็บเล็ต ทำให้ความจำเป็นในการมีช่องใส่ SIM Card บนแท็บเล็ตลดลงอย่างมาก 🔮 อนาคตของแท็บเล็ตในยุคดิจิทัล ถึงแม้ว่าแท็บเล็ตที่รองรับ SIM Card จะยังคงมีอยู่ในตลาด แต่จำนวนรุ่นที่ออกใหม่นั้นลดลงอย่างเห็นได้ชัดเมื่อเทียบกับสมัยก่อน ผู้ผลิตมุ่งเน้นไปที่การพัฒนาแท็บเล็ตที่มีประสิทธิภาพสูง ตอบโจทย์การใช้งานที่หลากหลาย เช่น การเรียนออนไลน์ การทำงานจากระยะไกล หรือความบันเทิงในรูปแบบต่าง ๆ มากกว่าการเพิ่มฟีเจอร์ที่อาจไม่จำเป็นสำหรับผู้ใช้ส่วนใหญ่ การเลือกซื้อแท็บเล็ตในปัจจุบันจึงควรพิจารณาจากความต้องการใช้งานเป็นหลัก เช่น ขนาดหน้าจอ ความจุแบตเตอรี่ หรือซอฟต์แวร์ที่เหมาะสม มากกว่าการมองหาฟีเจอร์อย่างการรองรับ SIM Card ℹ️ℹ️ สรุป ℹ️ℹ️ การที่ Android Tablet รุ่นใหม่ ๆ ไม่นิยมใส่ช่อง SIM Card อีกต่อไปเป็นผลมาจากการเปลี่ยนแปลงทั้งในด้านพฤติกรรมผู้ใช้ เทคโนโลยีที่พัฒนาขึ้น และกลยุทธ์ของผู้ผลิตที่ต้องการตอบโจทย์ความต้องการของตลาดอย่างมีประสิทธิภาพ การแชร์อินเทอร์เน็ตจากสมาร์ทโฟนที่ง่ายและสะดวก รวมถึงการเข้าถึง Wi-Fi ที่แพร่หลาย ทำให้แท็บเล็ตที่เน้นการเชื่อมต่อผ่าน Wi-Fi กลายเป็นตัวเลือกที่ได้รับความนิยมมากขึ้น สำหรับนักเรียนและผู้ที่สนใจเลือกซื้อแท็บเล็ต การทำความเข้าใจถึงการเปลี่ยนแปลงนี้จะช่วยให้เลือกอุปกรณ์ที่เหมาะสมกับการใช้งานและงบประมาณได้ดียิ่งขึ้น #ลุงเขียนหลานอ่าน

🏭 TSMC เปิดตัว CoPoS: เทคโนโลยีแพ็กเกจชิปขนาดใหญ่ 310 × 310 มม. TSMC ได้เปิดตัว CoPoS (Chips on Panel on Substrate) ซึ่งเป็น เทคโนโลยีแพ็กเกจชิปที่ขยายขนาดได้ถึง 310 × 310 มม. โดยใช้ แผงสี่เหลี่ยมแทนเวเฟอร์กลม เพื่อเพิ่มพื้นที่ใช้งานและลดต้นทุนการผลิต CoPoS ช่วยให้สามารถรวมชิปหลายตัวและหน่วยความจำ HBM4 ได้มากขึ้น ซึ่งเป็น ก้าวสำคัญสำหรับการพัฒนา AI accelerators และเซิร์ฟเวอร์ประสิทธิภาพสูง ✅ ข้อมูลจากข่าว - CoPoS ใช้แผงสี่เหลี่ยมแทนเวเฟอร์กลม ทำให้มีพื้นที่ใช้งานมากขึ้นถึง 5 เท่า - สามารถรวมหน่วยความจำ HBM4 ได้สูงสุด 12 ชิป พร้อม GPU chiplets หลายตัว - เทคโนโลยีนี้ช่วยลดต้นทุนต่อหน่วยและเพิ่มประสิทธิภาพการผลิต - TSMC จะเริ่มทดสอบ CoPoS ในปี 2026 และผลิตจำนวนมากในปี 2028-2029 - Nvidia เป็นพันธมิตรรายแรกที่ใช้ CoPoS สำหรับ AI accelerators รุ่นใหม่ 🔥 ผลกระทบต่ออุตสาหกรรมเซมิคอนดักเตอร์ CoPoS อาจช่วยให้การพัฒนา AI accelerators มีประสิทธิภาพมากขึ้น และ ลดข้อจำกัดด้านพื้นที่ของแพ็กเกจชิปแบบเดิม ‼️ คำเตือนที่ควรพิจารณา - การเปลี่ยนจากเวเฟอร์กลมเป็นแผงสี่เหลี่ยมอาจต้องใช้กระบวนการผลิตใหม่ - ต้องติดตามว่า CoPoS จะสามารถเข้าสู่ตลาดได้ตามแผนในปี 2028-2029 หรือไม่ - AMD และ Broadcom ยังคงใช้ CoWoS-L และ CoWoS-R ซึ่งอาจแข่งขันกับ CoPoS - เทคโนโลยีนี้อาจต้องใช้วัสดุใหม่ เช่น glass substrates และ silicon photonics 🚀 อนาคตของ CoPoS และการพัฒนาแพ็กเกจชิป TSMC กำลังผลักดันให้ CoPoS กลายเป็นมาตรฐานใหม่สำหรับ AI accelerators โดย อาจช่วยให้สามารถรวมชิปหลายตัวในแพ็กเกจเดียวได้อย่างมีประสิทธิภาพมากขึ้น https://www.techpowerup.com/337960/tsmc-prepares-copos-next-gen-310-x-310-mm-packages

⚡ Qualcomm อาจเปิดตัว Snapdragon 8 Elite Gen 3 สองเวอร์ชัน เพื่อลดต้นทุนการผลิต Qualcomm กำลังพิจารณา เปิดตัว Snapdragon 8 Elite Gen 3 สองเวอร์ชัน เนื่องจาก ต้นทุนการผลิตเวเฟอร์ 2nm สูงถึง $30,000 ต่อหน่วย ทำให้ ผู้ผลิตสมาร์ทโฟนบางรายไม่สามารถใช้ชิปตัวท็อปได้ Qualcomm อาจใช้ กลยุทธ์เดียวกับ Apple ที่เปิดตัว A18 และ A18 Pro โดยแบ่งชิปเป็น รุ่น SM8950 สำหรับเรือธง และรุ่น SM8945 ที่มีสเปกลดลง ✅ ข้อมูลจากข่าว - Qualcomm อาจเปิดตัว Snapdragon 8 Elite Gen 3 สองเวอร์ชัน เพื่อลดต้นทุนการผลิต - TSMC เริ่มรับคำสั่งซื้อเวเฟอร์ 2nm ตั้งแต่วันที่ 1 เมษายน 2025 โดยมีราคาสูงถึง $30,000 ต่อหน่วย - SM8950 จะเป็นรุ่นเรือธงที่มีประสิทธิภาพสูงสุด - SM8945 อาจมีสเปกลดลง เช่น ลดขนาดแคชและลดความเร็วของ CPU/GPU - Qualcomm อาจใช้กลยุทธ์ dual-sourcing โดยร่วมมือกับ Samsung เพื่อผลิตบางส่วนของ Snapdragon 8 Elite Gen 3 🔥 ผลกระทบต่ออุตสาหกรรมชิปเซ็ต Samsung กำลังพยายามเพิ่มอัตราผลิตของกระบวนการ 2nm GAA เป็น 50% เพื่อให้สามารถ แข่งขันกับ TSMC และดึงดูดลูกค้าอย่าง Qualcomm ‼️ คำเตือนที่ควรพิจารณา - ต้นทุนการผลิตเวเฟอร์ 2nm สูงมาก อาจทำให้ราคาสมาร์ทโฟนระดับเรือธงเพิ่มขึ้น - Samsung ยังมีปัญหาเรื่องอัตราผลิตต่ำ ซึ่งอาจส่งผลต่อการผลิต Snapdragon 8 Elite Gen 3 - ต้องติดตามว่า Qualcomm จะเลือกใช้ Samsung เป็นผู้ผลิตชิปบางส่วนหรือไม่ - ผู้ผลิตสมาร์ทโฟนอาจต้องเลือกใช้รุ่น SM8945 ที่มีสเปกลดลงเพื่อลดต้นทุน 🚀 อนาคตของ Snapdragon 8 Elite Gen 3 Qualcomm ต้องตัดสินใจว่าจะใช้ TSMC หรือ Samsung เป็นผู้ผลิตหลัก และ ต้องติดตามว่าผู้ผลิตสมาร์ทโฟนจะเลือกใช้รุ่นเรือธงหรือรุ่นที่มีสเปกลดลง https://wccftech.com/snapdragon-8-elite-gen-3-coming-in-two-version-to-give-qualcomm-partners-choices/

🎮 Nvidia RTX 5050 จะใช้ GDDR6 แทน GDDR7 เพื่อควบคุมต้นทุน Nvidia ได้ยืนยันว่า RTX 5050 จะใช้ GDDR6 แทน GDDR7 โดยเลือกใช้ ชิปจาก Samsung และ SK hynix ซึ่งช่วยให้ ลดต้นทุนการผลิตและแก้ปัญหาห่วงโซ่อุปทาน แม้ว่า GDDR7 จะมี ความเร็วสูงกว่า แต่ GDDR6 มีความเสถียรและต้นทุนต่ำกว่า ทำให้ Nvidia สามารถผลิต RTX 5050 ได้ในปริมาณมากขึ้น และ ลดความเสี่ยงจากปัญหาการขาดแคลนชิป ✅ ข้อมูลจากข่าว - RTX 5050 จะใช้ GDDR6 จาก Samsung และ SK Hynix แทน GDDR7 - การใช้ GDDR6 ช่วยลดต้นทุนการผลิตและแก้ปัญหาห่วงโซ่อุปทาน - GDDR6 มีหลายรุ่น ตั้งแต่ 12 Gbps ถึง 20 Gbps แต่ยังไม่ยืนยันว่า RTX 5050 จะใช้รุ่นใด - RTX 5050 จะมี 8GB GDDR6 และใช้ชิป GB207 พร้อม 2,560 CUDA cores - อาจมีรุ่น RTX 5050 Super ที่ใช้ GDDR7 เปิดตัวในอนาคต 🔥 ผลกระทบต่อประสิทธิภาพของ RTX 5050 แม้ว่า RTX 5050 จะใช้ GDDR6 แต่ยังไม่ยืนยันว่าจะใช้ความเร็วเท่าใด หากใช้ 18 Gbps GDDR6 จะมีแบนด์วิดท์ 288GB/s ซึ่งต่ำกว่า RTX 5060 ที่มี 448GB/s ‼️ คำเตือนที่ควรพิจารณา - RTX 5050 อาจมีประสิทธิภาพต่ำกว่าคู่แข่งที่ใช้ GDDR7 - ต้องติดตามว่า Nvidia จะเปิดตัว RTX 5050 Super พร้อม GDDR7 หรือไม่ - การใช้ GDDR6 อาจทำให้ RTX 5050 มีข้อจำกัดด้านการโอเวอร์คล็อก = ต้องรอดูว่าผู้ผลิตจะใช้ GDDR6 รุ่นใดใน RTX 5050 https://www.tomshardware.com/pc-components/gpus/nvidia-rtx-5050-wont-use-gddr7-memory-entry-level-gpu-tipped-to-use-samsung-and-sk-hynix-gddr6-modules-instead

🚀 ชิป SM2324 ของ Silicon Motion: ก้าวใหม่ของ SSD ความจุสูง Silicon Motion เปิดตัว SM2324 ซึ่งเป็น ชิปควบคุม SSD แบบ USB4 ที่สามารถรองรับความจุสูงสุด 32TB และมีความเร็วในการอ่านข้อมูลถึง 4,000MB/s SM2324 ถูกออกแบบมาเพื่อ ลดจำนวนชิ้นส่วนที่ใช้ในการผลิต SSD ทำให้ต้นทุนของผู้ผลิตลดลง และช่วยให้สามารถสร้าง SSD ที่มีขนาดกะทัดรัดขึ้น นอกจากนี้ ชิปนี้ยังรองรับ 3D TLC และ QLC NAND รวมถึง Power Delivery 3.1 ซึ่งช่วยให้สามารถจัดการพลังงานได้อย่างมีประสิทธิภาพ ✅ ข้อมูลจากข่าว - SM2324 เป็นชิปควบคุม SSD แบบ USB4 ที่รองรับความจุสูงสุด 32TB - มีความเร็วในการอ่านข้อมูลถึง 4,000MB/s และเขียนข้อมูลสูงสุด 3,809MB/s - รองรับ 3D TLC และ QLC NAND รวมถึง Power Delivery 3.1 - ใช้กระบวนการผลิต 12nm ของ TSMC เพื่อประหยัดพลังงาน - รองรับ Windows, macOS, Linux และ Apple ProRes workflows บน iPhone ‼️ คำเตือนที่ควรพิจารณา - แม้จะลดต้นทุนการผลิต แต่ SSD ที่ใช้ SM2324 อาจยังมีราคาสูงสำหรับผู้ใช้ทั่วไป - ต้องมีระบบระบายความร้อนที่ดีเพื่อให้ SSD ทำงานได้เต็มประสิทธิภาพ - ข้อจำกัดด้านพลังงานและการจัดการความร้อนอาจทำให้ SSD ขนาด 32TB ไม่เหมาะกับทุกการใช้งาน - ต้องติดตามว่าผู้ผลิต SSD รายใดจะนำ SM2324 ไปใช้ในผลิตภัณฑ์ของตน SM2324 อาจช่วยให้ตลาด SSD ความจุสูงแบบพกพา เติบโตขึ้น โดยเฉพาะสำหรับ ผู้ใช้ระดับมืออาชีพ เช่น นักสร้างภาพยนตร์และผู้ที่ต้องการสำรองข้อมูลขนาดใหญ่ อย่างไรก็ตาม ต้องติดตามว่าผู้ผลิตจะสามารถทำให้ SSD ที่ใช้ชิปนี้มีราคาที่เข้าถึงได้หรือไม่ 📢📢 ไม่ต้องพูดมาก ลุงสู้ทุกราคา !! 😅😅 https://www.techradar.com/pro/superfast-32tb-usb4-external-ssds-are-coming-thanks-to-a-new-chip-but-i-bet-they-wont-be-cheap

Silicon Motion เปิดตัวคอนโทรลเลอร์ SSD รุ่นใหม่ที่ Computex 2025 Silicon Motion ผู้ผลิตชิปคอนโทรลเลอร์สำหรับ SSD เปิดตัวสองผลิตภัณฑ์ใหม่ที่งาน Computex 2025 ได้แก่ SM2504XT ซึ่งเป็นคอนโทรลเลอร์ PCIe Gen 5 DRAM-less ที่มีประสิทธิภาพสูง และ SM2324 ซึ่งเป็นคอนโทรลเลอร์ SSD แบบพกพาตัวแรกที่รองรับ USB4 พร้อมระบบ Power Delivery ในตัว ✅ SM2504XT เป็นคอนโทรลเลอร์ PCIe Gen 5 DRAM-less ที่มีประสิทธิภาพสูง - ใช้กระบวนการผลิต 6 นาโนเมตรของ TSMC - มีความเร็วอ่าน/เขียนสูงสุด 11.5 GB/s และ 11.0 GB/s - รองรับ PCIe Gen 5 x4 และ NVMe 2.0 ✅ SM2324 เป็นคอนโทรลเลอร์ SSD แบบพกพาตัวแรกที่รองรับ USB4 - มีความเร็วอ่าน/เขียนสูงสุด 4,000 MB/s - รองรับ 3D TLC และ QLC NAND - สามารถรองรับความจุสูงสุด 32TB ✅ Silicon Motion เน้นพัฒนา SSD ที่มีประสิทธิภาพสูงและใช้พลังงานต่ำ - SM2504XT มีประสิทธิภาพต่อวัตต์เพิ่มขึ้น 11% จากรุ่นก่อน - SM2324 ช่วยลดต้นทุนการผลิตและเพิ่มความสะดวกในการออกแบบ SSD แบบพกพา ✅ บริษัทเตรียมขยายตลาดไปยังกลุ่ม AI PC, เกมมิ่ง และอุปกรณ์พกพา - รวมถึง ตลาด SSD สำหรับศูนย์ข้อมูลและสมาร์ทโฟน AI https://www.techpowerup.com/336843/silicon-motion-showcases-next-gen-pcie-gen5-and-usb4-ssd-controllers-at-computex-2025

GM เปิดตัวเทคโนโลยีแบตเตอรี่ EV ใหม่: เพิ่มระยะทางและลดต้นทุนการผลิตภายในปี 2028 General Motors (GM) และ LG Energy Solution กำลังพัฒนา แบตเตอรี่ลิเธียมแมงกานีส (LMR) รุ่นใหม่ ซึ่งมีศักยภาพในการ เพิ่มระยะทางของรถยนต์ไฟฟ้าและลดต้นทุนการผลิต โดยคาดว่าจะเริ่มผลิตเชิงพาณิชย์ในปี 2028 ✅ GM และ LG Energy Solution พัฒนาแบตเตอรี่ LMR เพื่อใช้ในรถบรรทุกไฟฟ้าและ SUV - เทคโนโลยีนี้ช่วยให้ GM แข่งขันกับ Tesla และ Ford ในตลาด EV ระดับพรีเมียม ✅ แบตเตอรี่ LMR มีความหนาแน่นพลังงานสูงกว่าลิเธียมไอออนฟอสเฟตถึง 33% - ลดการใช้โคบอลต์ ซึ่งมีราคาสูงและไม่ยั่งยืน ✅ GM วางแผนเริ่มผลิตแบตเตอรี่ LMR ในสหรัฐฯ ปี 2027 และผลิตเชิงพาณิชย์ในปี 2028 - ใช้แบรนด์ Ultium Cells และทดสอบที่ศูนย์พัฒนาแบตเตอรี่ในมิชิแกน ✅ แบตเตอรี่ LMR ใช้ดีไซน์แบบปริซึมแทนแบบซอง - ช่วยให้ บรรจุพลังงานได้มากขึ้นและลดต้นทุนการผลิต ✅ GM ตั้งเป้าให้รถบรรทุกไฟฟ้า เช่น Chevrolet Silverado EV มีระยะทางเกิน 400 ไมล์ - เพิ่มความสามารถในการแข่งขันกับ Ford และ Tesla ‼️ แบตเตอรี่ LMR เคยมีปัญหาด้านความเสถียร เช่น การเสื่อมสภาพของแรงดันไฟฟ้า - GM ใช้เวลากว่า 10 ปีในการแก้ไขปัญหานี้ ‼️ Ford วางแผนเปิดตัวแบตเตอรี่ LMR ในปี 2030 ซึ่งอาจทำให้ GM ได้เปรียบในตลาด - ต้องติดตามว่า Ford จะเร่งการพัฒนาเพื่อแข่งขันหรือไม่ https://www.techspot.com/news/107911-new-gm-ev-battery-tech-promises-extended-range.html

Nintendo Switch 2 กำลังเป็นที่จับตามอง หลังจากมีการวิเคราะห์ ภาพถ่ายชิปเซ็ต (die shot) ของ SoC ซึ่งเผยให้เห็นว่า ใช้กระบวนการผลิต 8 นาโนเมตรของ Samsung พร้อม ซีพียู Cortex-A78C จำนวน 8 คอร์ และจีพียู Ampere ที่มี 1536 CUDA คอร์ การเปิดเผยนี้มาจาก Kurnal (@Kurnalsalts) และ Geekerwan ซึ่งได้ข้อมูลจาก แหล่งซื้อขายอุปกรณ์อิเล็กทรอนิกส์ในจีน โดยพบว่า ชิปเซ็ตของ Switch 2 มีขนาดใหญ่กว่ารุ่นแรกถึงสองเท่า และอาจมี ประสิทธิภาพสูงกว่ารุ่นเดิมอย่างมาก ✅ Nintendo Switch 2 ใช้ชิปเซ็ตที่ผลิตด้วยกระบวนการ 8 นาโนเมตรของ Samsung - มี ซีพียู Cortex-A78C จำนวน 8 คอร์ - ใช้ จีพียู Ampere ที่มี 1536 CUDA คอร์ และ 6 TPCs ✅ ชิปเซ็ตมีขนาดใหญ่กว่ารุ่นแรกถึงสองเท่า - ขนาดพื้นที่ 207 mm² เทียบกับรุ่นเดิมที่เล็กกว่ามาก ✅ ข้อมูลชิปเซ็ตถูกเปิดเผยโดย Kurnal และ Geekerwan ผ่านแหล่งซื้อขายในจีน - พบว่า มีการขายเมนบอร์ดของ Switch 2 ในตลาดมืดในราคาประมาณ 1000 หยวน (~138 ดอลลาร์สหรัฐฯ) ✅ Nintendo อาจเลือกใช้เทคโนโลยีที่เก่ากว่าเพื่อควบคุมต้นทุน - นักวิเคราะห์บางคนเชื่อว่า Nintendo อาจต้องการลดต้นทุนการผลิตและเพิ่มอายุการใช้งานของฮาร์ดแวร์ https://www.techpowerup.com/336485/full-die-shot-analysis-of-nintendo-switch-2-soc-indicates-samsung-8-nm-production-origins

Samsung ประสบปัญหาขาดทุน 400 ล้านดอลลาร์ หลังจากตัดสินใจ ยกเลิกการใช้ชิป Exynos 2500 ในสมาร์ทโฟน Galaxy S25 Series เนื่องจากปัญหาด้าน ผลผลิตต่ำและประสิทธิภาพที่ไม่สามารถแข่งขันกับ Snapdragon 8 Elite ได้ เพื่อหลีกเลี่ยงสถานการณ์เช่นนี้ในอนาคต Samsung มีแผนที่จะเปิดตัว Exynos 2600 ใน Galaxy S26 Series โดยคาดว่าจะใช้เฉพาะใน รุ่นที่จำหน่ายในยุโรป เนื่องจากปัญหาด้านผลผลิตที่ยังคงต่ำ ✅ Samsung ขาดทุน 400 ล้านดอลลาร์จากการยกเลิก Exynos 2500 - ตัดสินใจใช้ Snapdragon 8 Elite ใน Galaxy S25 Series - ผลผลิตของ Exynos 2500 ต่ำและไม่สามารถแข่งขันกับ Snapdragon ได้ ✅ Exynos 2600 อาจถูกใช้ใน Galaxy S26 รุ่นยุโรป - ผลผลิตยังคงต่ำ ทำให้มีการจำกัดการใช้งานในบางรุ่น - คาดว่า Snapdragon 8 Elite Gen 2 จะยังคงมีประสิทธิภาพเหนือกว่า ✅ Samsung ตั้งเป้าปรับปรุงกระบวนการผลิต 2nm GAA - ตั้งเป้าให้ ผลผลิตเพิ่มขึ้นเป็น 60% เพื่อรองรับการผลิตเต็มรูปแบบ - คาดว่าจะเริ่มการผลิตจำนวนมากใน ครึ่งหลังของปี 2025 ✅ ผลกระทบต่อกลยุทธ์ของ Samsung ในตลาดชิปเซ็ต - Samsung ต้องการลดต้นทุนการผลิตชิปโดยใช้ Exynos 2600 - อาจมีการเปิดตัว Exynos 2600 ใน Galaxy Z Flip 7 https://wccftech.com/samsung-lost-400-million-for-dropping-exynos-2500-in-the-galaxy-s25-series/

Intel กำลังพัฒนา กระบวนการผลิตชิป 14A โดยใช้ High-NA EUV ซึ่งเป็นเทคโนโลยีใหม่ที่ช่วยลดต้นทุนการผลิตและเพิ่มประสิทธิภาพ อย่างไรก็ตาม Intel ยังไม่ได้ตัดสินใจว่าจะใช้ High-NA EUV ในการผลิตจริงหรือไม่ และมี Low-NA EUV เป็นแผนสำรอง Intel ได้ติดตั้งเครื่อง ASML Twinscan NXE:5000 High-NA EUV เครื่องที่สองในโรงงานที่โอเรกอน และระบุว่าเทคโนโลยีนี้กำลังพัฒนาไปได้ด้วยดี แต่เนื่องจากเครื่องจักรเหล่านี้ยังไม่เคยถูกใช้ในสภาพแวดล้อมการผลิตจริง Intel จึงเลือกที่จะ ลดความเสี่ยงโดยมีแผนสำรองเป็น Low-NA EUV ✅ การใช้ High-NA EUV ในกระบวนการผลิต - ช่วยลดต้นทุนโดย ลดจำนวนขั้นตอนการผลิตลง 40 ขั้นตอน - มีประสิทธิภาพสูงกว่าการใช้ Low-NA EUV แบบเดิม ✅ แผนสำรองของ Intel - หาก High-NA EUV มีปัญหา Intel สามารถใช้ Low-NA EUV ได้โดยไม่กระทบต่อลูกค้า - ทั้งสองเทคโนโลยีมี อัตราผลตอบแทน (yield) เท่ากัน ✅ การติดตั้งเครื่องจักรใหม่ - Intel ได้ติดตั้ง เครื่อง High-NA EUV เครื่องที่สองในโรงงานที่โอเรกอน - ได้ผลิต 30,000 แผ่นเวเฟอร์ ในช่วงพัฒนา ✅ ผลกระทบต่ออุตสาหกรรมชิป - TSMC ยืนยันว่าจะไม่ใช้ High-NA EUV กับกระบวนการผลิต A14 - Intel ต้องแข่งขันกับ TSMC และ Samsung ในการพัฒนาเทคโนโลยีใหม่ https://www.tomshardware.com/pc-components/cpus/intel-hedges-its-bet-for-high-na-euv-with-the-14a-process-node-an-alternate-low-na-technique-has-identical-yield-and-design-rules

Atum Works ซึ่งเป็นบริษัทสตาร์ทอัพด้านเทคโนโลยี ได้เปิดตัวเครื่องพิมพ์ 3D ระดับนาโนที่สามารถลดต้นทุนการผลิตชิปได้ถึง 90% โดยเครื่องพิมพ์นี้สามารถสร้างโครงสร้าง 3D หลายวัสดุด้วยความละเอียด 100 นาโนเมตร ในระดับเวเฟอร์ ซึ่งแตกต่างจากกระบวนการผลิตแบบดั้งเดิมที่ใช้การฉายแสงผ่านหน้ากากโฟโตมาสก์ อย่างไรก็ตาม เทคโนโลยีนี้ยังล้าหลังสำหรับการผลิตชิปตรรกะที่มีประสิทธิภาพสูง เนื่องจากความละเอียด 100 นาโนเมตรเหมาะสำหรับเทคโนโลยีในช่วงปี 2003-2005 แต่ยังมีศักยภาพในการใช้งานด้านอื่นๆ เช่น การบรรจุภัณฑ์ โฟโตนิกส์ เซ็นเซอร์ และโครงสร้างเชื่อมต่อ Atum Works กำลังหารือกับลูกค้าและมีแผนที่จะเริ่มส่งมอบผลิตภัณฑ์ภายในปีนี้ โดยหนึ่งในพันธมิตรเริ่มต้นคือ Nvidia ซึ่งได้ลงนามในจดหมายแสดงเจตจำนงเพื่อพัฒนาร่วมกัน ✅ ความสามารถของเครื่องพิมพ์ - สร้างโครงสร้าง 3D หลายวัสดุด้วยความละเอียด 100 นาโนเมตร - ลดต้นทุนการผลิตชิปได้ถึง 90% ✅ การใช้งานที่เหมาะสม - เหมาะสำหรับการบรรจุภัณฑ์ โฟโตนิกส์ เซ็นเซอร์ และโครงสร้างเชื่อมต่อ - ไม่เหมาะสำหรับการผลิตชิปตรรกะที่มีประสิทธิภาพสูง ✅ การตอบสนองของตลาด - Atum Works กำลังหารือกับลูกค้าและมีแผนส่งมอบผลิตภัณฑ์ภายในปีนี้ - Nvidia ลงนามในจดหมายแสดงเจตจำนงเพื่อพัฒนาร่วมกัน ✅ ผลกระทบต่ออุตสาหกรรม - เทคโนโลยีนี้อาจช่วยเพิ่มประสิทธิภาพและลดต้นทุนในกระบวนการผลิตชิป https://www.tomshardware.com/tech-industry/startup-aims-to-3d-print-chips-and-cut-production-costs-by-90-percent

นักวิทยาศาสตร์จาก University of Massachusetts Amherst ได้พัฒนาเทคนิคใหม่สำหรับ การจัดตำแหน่งชิปในระดับอะตอม โดยใช้ เลเซอร์และ metalenses ซึ่งอาจช่วยลดต้นทุนการผลิตชิปและเพิ่มความแม่นยำในการจัดวางชั้นของเซมิคอนดักเตอร์ ✅ เทคนิคใหม่ใช้เลเซอร์และ metalenses เพื่อจัดตำแหน่งชิป - เมื่อเลเซอร์ฉายลงบน metalenses จะเกิด รูปแบบการรบกวนแบบโฮโลกราฟิก - นักวิจัยสามารถวิเคราะห์รูปแบบเหล่านี้เพื่อวัด การเยื้องศูนย์ของชั้นชิปในทุกแกน ✅ ความแม่นยำสูงกว่าระบบเดิม - สามารถตรวจจับ การเยื้องศูนย์ด้านข้างได้ถึง 0.017 นาโนเมตร และ การเยื้องศูนย์แนวตั้งได้ถึง 0.134 นาโนเมตร - แม่นยำกว่าระบบ optical metrology ที่ใช้ในปัจจุบัน ซึ่งมีข้อจำกัดที่ 2-2.5 นาโนเมตร ✅ ผลกระทบต่อการผลิตชิปและการออกแบบ 3D chiplet - ช่วยลดข้อผิดพลาดในการจัดตำแหน่งชั้นของชิปที่ต้องผ่าน กว่า 4,000 ขั้นตอนการผลิต - อาจช่วยให้การออกแบบ multi-chiplet 3D มีความแม่นยำมากขึ้น ✅ การใช้งานนอกเหนือจากอุตสาหกรรมเซมิคอนดักเตอร์ - เทคโนโลยีนี้สามารถใช้ตรวจจับ การเคลื่อนที่ของพื้นผิวจากแรงกดหรือการสั่นสะเทือน - อาจนำไปใช้ใน การตรวจสอบสิ่งแวดล้อม, การวิเคราะห์อุตสาหกรรม และการวินิจฉัยทางชีวการแพทย์ https://www.tomshardware.com/tech-industry/atomic-scale-chip-alignment-laser-holograms-could-set-new-standard-for-3d-semiconductor-overlay-accuracy