เรื่องเล่าจากชิปเชื่อมต่อ: XConn เปิดตัว Apollo 2 สวิตช์ PCIe Gen 6.2 + CXL 3.1 ที่อาจเปลี่ยนโฉมศูนย์ข้อมูล AI
ในงาน Future of Memory and Storage Summit (FMS25) ปี 2025 บริษัท XConn Technologies ได้เปิดตัว Apollo 2 ซึ่งเป็นสวิตช์ไฮบริดตัวแรกของโลกที่รวมเทคโนโลยี PCIe Gen 6.2 และ CXL 3.1 ไว้ในชิปเดียว จุดประสงค์คือเพื่อรองรับความต้องการด้าน bandwidth และ latency ที่สูงขึ้นในงานประมวลผล AI และศูนย์ข้อมูลยุคใหม่
Apollo 2 ถูกออกแบบมาเพื่อแก้ปัญหาคอขวดของหน่วยความจำ และเพิ่มความยืดหยุ่นในการออกแบบระบบ โดยสามารถเชื่อมต่อระหว่าง CPU, GPU, และ accelerator ได้อย่างมีประสิทธิภาพผ่าน shared memory pool ด้วย CXL 3.1 ขณะเดียวกัน PCIe Gen 6.2 ก็ช่วยให้การส่งข้อมูลระหว่างอุปกรณ์เร็วขึ้นถึงระดับ 128GB/s แบบ bidirectional
XConn ยังร่วมมือกับ Intel เพื่อทดสอบความเข้ากันได้แบบ full-stack ระหว่างฮาร์ดแวร์และซอฟต์แวร์ เพื่อสร้างระบบที่สามารถใช้งานได้จริงในระดับ production โดยมีเป้าหมายเพื่อสร้างโครงสร้างพื้นฐานที่พร้อมสำหรับ AI/ML training, cloud computing และ composable infrastructure
แม้จะมีความหวังสูง แต่ก็ยังไม่มีข้อมูล benchmark ที่ชัดเจนว่าประสิทธิภาพจะเหนือกว่า PCIe Gen 5 มากแค่ไหน และการใช้งานจริงยังต้องรอการพิสูจน์ในภาคสนาม
XConn เปิดตัว Apollo 2 สวิตช์ไฮบริดที่รวม PCIe Gen 6.2 และ CXL 3.1
เป็นชิปตัวแรกที่รวมสองเทคโนโลยีไว้ในตัวเดียว
เปิดตัวในงาน FMS25 เพื่อโชว์การทำงานแบบ end-to-end
รองรับ AI/ML training, cloud computing และ composable infrastructure
ร่วมมือกับ Intel เพื่อทดสอบความเข้ากันได้แบบ full-stack
เพื่อสร้างระบบที่ใช้งานได้จริงในระดับ production
Apollo 2 รองรับการเชื่อมต่อตั้งแต่ 64 ถึง 260 lanes
เพิ่มความสามารถในการปรับขนาดและความหนาแน่นของระบบ
มีการร่วมมือกับ ScaleFlux เพื่อปรับปรุงการทำงานร่วมกับ CXL 3.1
เพื่อรองรับงาน AI และ cloud infrastructure ได้ดียิ่งขึ้น
https://www.techradar.com/pro/the-next-stage-in-ai-power-xconn-set-to-reveal-end-to-end-pcie-gen-6-offering-higher-bandwidth-than-ever
ในงาน Future of Memory and Storage Summit (FMS25) ปี 2025 บริษัท XConn Technologies ได้เปิดตัว Apollo 2 ซึ่งเป็นสวิตช์ไฮบริดตัวแรกของโลกที่รวมเทคโนโลยี PCIe Gen 6.2 และ CXL 3.1 ไว้ในชิปเดียว จุดประสงค์คือเพื่อรองรับความต้องการด้าน bandwidth และ latency ที่สูงขึ้นในงานประมวลผล AI และศูนย์ข้อมูลยุคใหม่
Apollo 2 ถูกออกแบบมาเพื่อแก้ปัญหาคอขวดของหน่วยความจำ และเพิ่มความยืดหยุ่นในการออกแบบระบบ โดยสามารถเชื่อมต่อระหว่าง CPU, GPU, และ accelerator ได้อย่างมีประสิทธิภาพผ่าน shared memory pool ด้วย CXL 3.1 ขณะเดียวกัน PCIe Gen 6.2 ก็ช่วยให้การส่งข้อมูลระหว่างอุปกรณ์เร็วขึ้นถึงระดับ 128GB/s แบบ bidirectional
XConn ยังร่วมมือกับ Intel เพื่อทดสอบความเข้ากันได้แบบ full-stack ระหว่างฮาร์ดแวร์และซอฟต์แวร์ เพื่อสร้างระบบที่สามารถใช้งานได้จริงในระดับ production โดยมีเป้าหมายเพื่อสร้างโครงสร้างพื้นฐานที่พร้อมสำหรับ AI/ML training, cloud computing และ composable infrastructure
แม้จะมีความหวังสูง แต่ก็ยังไม่มีข้อมูล benchmark ที่ชัดเจนว่าประสิทธิภาพจะเหนือกว่า PCIe Gen 5 มากแค่ไหน และการใช้งานจริงยังต้องรอการพิสูจน์ในภาคสนาม
XConn เปิดตัว Apollo 2 สวิตช์ไฮบริดที่รวม PCIe Gen 6.2 และ CXL 3.1
เป็นชิปตัวแรกที่รวมสองเทคโนโลยีไว้ในตัวเดียว
เปิดตัวในงาน FMS25 เพื่อโชว์การทำงานแบบ end-to-end
รองรับ AI/ML training, cloud computing และ composable infrastructure
ร่วมมือกับ Intel เพื่อทดสอบความเข้ากันได้แบบ full-stack
เพื่อสร้างระบบที่ใช้งานได้จริงในระดับ production
Apollo 2 รองรับการเชื่อมต่อตั้งแต่ 64 ถึง 260 lanes
เพิ่มความสามารถในการปรับขนาดและความหนาแน่นของระบบ
มีการร่วมมือกับ ScaleFlux เพื่อปรับปรุงการทำงานร่วมกับ CXL 3.1
เพื่อรองรับงาน AI และ cloud infrastructure ได้ดียิ่งขึ้น
https://www.techradar.com/pro/the-next-stage-in-ai-power-xconn-set-to-reveal-end-to-end-pcie-gen-6-offering-higher-bandwidth-than-ever
🚀🔗 เรื่องเล่าจากชิปเชื่อมต่อ: XConn เปิดตัว Apollo 2 สวิตช์ PCIe Gen 6.2 + CXL 3.1 ที่อาจเปลี่ยนโฉมศูนย์ข้อมูล AI
ในงาน Future of Memory and Storage Summit (FMS25) ปี 2025 บริษัท XConn Technologies ได้เปิดตัว Apollo 2 ซึ่งเป็นสวิตช์ไฮบริดตัวแรกของโลกที่รวมเทคโนโลยี PCIe Gen 6.2 และ CXL 3.1 ไว้ในชิปเดียว จุดประสงค์คือเพื่อรองรับความต้องการด้าน bandwidth และ latency ที่สูงขึ้นในงานประมวลผล AI และศูนย์ข้อมูลยุคใหม่
Apollo 2 ถูกออกแบบมาเพื่อแก้ปัญหาคอขวดของหน่วยความจำ และเพิ่มความยืดหยุ่นในการออกแบบระบบ โดยสามารถเชื่อมต่อระหว่าง CPU, GPU, และ accelerator ได้อย่างมีประสิทธิภาพผ่าน shared memory pool ด้วย CXL 3.1 ขณะเดียวกัน PCIe Gen 6.2 ก็ช่วยให้การส่งข้อมูลระหว่างอุปกรณ์เร็วขึ้นถึงระดับ 128GB/s แบบ bidirectional
XConn ยังร่วมมือกับ Intel เพื่อทดสอบความเข้ากันได้แบบ full-stack ระหว่างฮาร์ดแวร์และซอฟต์แวร์ เพื่อสร้างระบบที่สามารถใช้งานได้จริงในระดับ production โดยมีเป้าหมายเพื่อสร้างโครงสร้างพื้นฐานที่พร้อมสำหรับ AI/ML training, cloud computing และ composable infrastructure
แม้จะมีความหวังสูง แต่ก็ยังไม่มีข้อมูล benchmark ที่ชัดเจนว่าประสิทธิภาพจะเหนือกว่า PCIe Gen 5 มากแค่ไหน และการใช้งานจริงยังต้องรอการพิสูจน์ในภาคสนาม
✅ XConn เปิดตัว Apollo 2 สวิตช์ไฮบริดที่รวม PCIe Gen 6.2 และ CXL 3.1
➡️ เป็นชิปตัวแรกที่รวมสองเทคโนโลยีไว้ในตัวเดียว
✅ เปิดตัวในงาน FMS25 เพื่อโชว์การทำงานแบบ end-to-end
➡️ รองรับ AI/ML training, cloud computing และ composable infrastructure
✅ ร่วมมือกับ Intel เพื่อทดสอบความเข้ากันได้แบบ full-stack
➡️ เพื่อสร้างระบบที่ใช้งานได้จริงในระดับ production
✅ Apollo 2 รองรับการเชื่อมต่อตั้งแต่ 64 ถึง 260 lanes
➡️ เพิ่มความสามารถในการปรับขนาดและความหนาแน่นของระบบ
✅ มีการร่วมมือกับ ScaleFlux เพื่อปรับปรุงการทำงานร่วมกับ CXL 3.1
➡️ เพื่อรองรับงาน AI และ cloud infrastructure ได้ดียิ่งขึ้น
https://www.techradar.com/pro/the-next-stage-in-ai-power-xconn-set-to-reveal-end-to-end-pcie-gen-6-offering-higher-bandwidth-than-ever
0 ความคิดเห็น
0 การแบ่งปัน
21 มุมมอง
0 รีวิว