เมื่อ DRAM ไม่แบนอีกต่อไป – ก้าวสู่ยุคหน่วยความจำแนวตั้ง 3D
ลองจินตนาการว่าหน่วยความจำในคอมพิวเตอร์ของคุณไม่ใช่แผ่นเรียบ ๆ อีกต่อไป แต่เป็นตึกสูงที่มีหลายชั้นซ้อนกันอย่างแม่นยำ — นั่นคือสิ่งที่นักวิจัยจาก imec และมหาวิทยาลัย Ghent ได้ทำสำเร็จ พวกเขาสร้างโครงสร้างซ้อนชั้นของซิลิกอน (Si) และซิลิกอนเจอร์เมเนียม (SiGe) ได้ถึง 120 ชั้นบนเวเฟอร์ขนาด 300 มม. ซึ่งถือเป็นก้าวสำคัญสู่การผลิต 3D DRAM ที่มีความหนาแน่นสูง
ความท้าทายหลักคือ “lattice mismatch” หรือความไม่เข้ากันของโครงสร้างผลึกระหว่าง Si และ SiGe ที่ทำให้ชั้นต่าง ๆ มีแนวโน้มจะบิดเบี้ยวหรือเกิดข้อบกพร่องที่เรียกว่า “misfit dislocations” ซึ่งอาจทำให้ชิปหน่วยความจำเสียหายได้
ทีมวิจัยแก้ปัญหานี้ด้วยการปรับสัดส่วนเจอร์เมเนียมในชั้น SiGe และเติมคาร์บอนเพื่อช่วยลดความเครียดระหว่างชั้น พร้อมควบคุมอุณหภูมิในกระบวนการ deposition อย่างแม่นยำ เพื่อให้ทุกชั้นเติบโตอย่างสม่ำเสมอ
กระบวนการนี้ใช้เทคนิค epitaxial deposition ที่เปรียบเสมือนการ “วาดภาพด้วยก๊าซ” โดยใช้ silane และ germane ที่แตกตัวบนพื้นผิวเวเฟอร์เพื่อสร้างชั้นบางระดับนาโนเมตรอย่างแม่นยำ
การสร้างโครงสร้างแนวตั้งนี้ช่วยเพิ่มจำนวนเซลล์หน่วยความจำในพื้นที่เดียวกันได้มหาศาล โดยไม่ต้องขยายขนาดชิป และยังเปิดทางให้กับเทคโนโลยีอื่น ๆ เช่น 3D transistors, stacked logic และแม้แต่สถาปัตยกรรมควอนตัม
สรุปเนื้อหาเป็นหัวข้อ
นักวิจัยจาก imec และมหาวิทยาลัย Ghent สร้างโครงสร้าง 3D DRAM ได้ถึง 120 ชั้น
ใช้วัสดุซ้อนชั้นระหว่างซิลิกอน (Si) และซิลิกอนเจอร์เมเนียม (SiGe) บนเวเฟอร์ 300 มม.
ปรับสัดส่วนเจอร์เมเนียมและเติมคาร์บอนเพื่อลดความเครียดระหว่างชั้น
ใช้เทคนิค epitaxial deposition ด้วยก๊าซ silane และ germane
ควบคุมอุณหภูมิอย่างแม่นยำเพื่อป้องกันการเติบโตไม่สม่ำเสมอ
โครงสร้างแนวตั้งช่วยเพิ่มความหนาแน่นของเซลล์หน่วยความจำโดยไม่เพิ่มขนาดชิป
การซ้อนชั้น 120 bilayers ถือเป็นหลักฐานว่าการ scale แนวตั้งสามารถทำได้จริง
โครงสร้างนี้สามารถนำไปใช้กับ 3D transistors และสถาปัตยกรรมควอนตัม
Samsung มี roadmap สำหรับ 3D DRAM และมีศูนย์วิจัยเฉพาะด้านนี้
การควบคุมระดับอะตอมช่วยให้พัฒนา GAAFET และ CFET ได้แม่นยำยิ่งขึ้น
ข้อมูลเสริมจากภายนอก
โครงสร้างที่ใช้ Si0.8Ge0.2 มีความสามารถในการกัดกรดแบบเลือกได้สูง
การซ้อนชั้นแบบนี้มีมากถึง 241 sublayers รวมความหนาเกิน 8 ไมโครเมตร
การควบคุมความเครียดในชั้นกลางของเวเฟอร์ช่วยลดข้อบกพร่องบริเวณขอบ
การใช้ carbon doping ช่วยลด lattice mismatch ได้อย่างมีประสิทธิภาพ
การเติบโตบน quartz reactor อาจทำให้อุณหภูมิผันผวน ต้องควบคุมอย่างระมัดระวัง
การพัฒนา 3D DRAM เป็นส่วนหนึ่งของแนวโน้มการเปลี่ยนจาก planar DRAM สู่ stacked DRAM
https://www.tomshardware.com/tech-industry/next-generation-3d-dram-approaches-reality-as-scientists-achieve-120-layer-stack-using-advanced-deposition-techniques
ลองจินตนาการว่าหน่วยความจำในคอมพิวเตอร์ของคุณไม่ใช่แผ่นเรียบ ๆ อีกต่อไป แต่เป็นตึกสูงที่มีหลายชั้นซ้อนกันอย่างแม่นยำ — นั่นคือสิ่งที่นักวิจัยจาก imec และมหาวิทยาลัย Ghent ได้ทำสำเร็จ พวกเขาสร้างโครงสร้างซ้อนชั้นของซิลิกอน (Si) และซิลิกอนเจอร์เมเนียม (SiGe) ได้ถึง 120 ชั้นบนเวเฟอร์ขนาด 300 มม. ซึ่งถือเป็นก้าวสำคัญสู่การผลิต 3D DRAM ที่มีความหนาแน่นสูง
ความท้าทายหลักคือ “lattice mismatch” หรือความไม่เข้ากันของโครงสร้างผลึกระหว่าง Si และ SiGe ที่ทำให้ชั้นต่าง ๆ มีแนวโน้มจะบิดเบี้ยวหรือเกิดข้อบกพร่องที่เรียกว่า “misfit dislocations” ซึ่งอาจทำให้ชิปหน่วยความจำเสียหายได้
ทีมวิจัยแก้ปัญหานี้ด้วยการปรับสัดส่วนเจอร์เมเนียมในชั้น SiGe และเติมคาร์บอนเพื่อช่วยลดความเครียดระหว่างชั้น พร้อมควบคุมอุณหภูมิในกระบวนการ deposition อย่างแม่นยำ เพื่อให้ทุกชั้นเติบโตอย่างสม่ำเสมอ
กระบวนการนี้ใช้เทคนิค epitaxial deposition ที่เปรียบเสมือนการ “วาดภาพด้วยก๊าซ” โดยใช้ silane และ germane ที่แตกตัวบนพื้นผิวเวเฟอร์เพื่อสร้างชั้นบางระดับนาโนเมตรอย่างแม่นยำ
การสร้างโครงสร้างแนวตั้งนี้ช่วยเพิ่มจำนวนเซลล์หน่วยความจำในพื้นที่เดียวกันได้มหาศาล โดยไม่ต้องขยายขนาดชิป และยังเปิดทางให้กับเทคโนโลยีอื่น ๆ เช่น 3D transistors, stacked logic และแม้แต่สถาปัตยกรรมควอนตัม
สรุปเนื้อหาเป็นหัวข้อ
นักวิจัยจาก imec และมหาวิทยาลัย Ghent สร้างโครงสร้าง 3D DRAM ได้ถึง 120 ชั้น
ใช้วัสดุซ้อนชั้นระหว่างซิลิกอน (Si) และซิลิกอนเจอร์เมเนียม (SiGe) บนเวเฟอร์ 300 มม.
ปรับสัดส่วนเจอร์เมเนียมและเติมคาร์บอนเพื่อลดความเครียดระหว่างชั้น
ใช้เทคนิค epitaxial deposition ด้วยก๊าซ silane และ germane
ควบคุมอุณหภูมิอย่างแม่นยำเพื่อป้องกันการเติบโตไม่สม่ำเสมอ
โครงสร้างแนวตั้งช่วยเพิ่มความหนาแน่นของเซลล์หน่วยความจำโดยไม่เพิ่มขนาดชิป
การซ้อนชั้น 120 bilayers ถือเป็นหลักฐานว่าการ scale แนวตั้งสามารถทำได้จริง
โครงสร้างนี้สามารถนำไปใช้กับ 3D transistors และสถาปัตยกรรมควอนตัม
Samsung มี roadmap สำหรับ 3D DRAM และมีศูนย์วิจัยเฉพาะด้านนี้
การควบคุมระดับอะตอมช่วยให้พัฒนา GAAFET และ CFET ได้แม่นยำยิ่งขึ้น
ข้อมูลเสริมจากภายนอก
โครงสร้างที่ใช้ Si0.8Ge0.2 มีความสามารถในการกัดกรดแบบเลือกได้สูง
การซ้อนชั้นแบบนี้มีมากถึง 241 sublayers รวมความหนาเกิน 8 ไมโครเมตร
การควบคุมความเครียดในชั้นกลางของเวเฟอร์ช่วยลดข้อบกพร่องบริเวณขอบ
การใช้ carbon doping ช่วยลด lattice mismatch ได้อย่างมีประสิทธิภาพ
การเติบโตบน quartz reactor อาจทำให้อุณหภูมิผันผวน ต้องควบคุมอย่างระมัดระวัง
การพัฒนา 3D DRAM เป็นส่วนหนึ่งของแนวโน้มการเปลี่ยนจาก planar DRAM สู่ stacked DRAM
https://www.tomshardware.com/tech-industry/next-generation-3d-dram-approaches-reality-as-scientists-achieve-120-layer-stack-using-advanced-deposition-techniques
🎙️ เมื่อ DRAM ไม่แบนอีกต่อไป – ก้าวสู่ยุคหน่วยความจำแนวตั้ง 3D
ลองจินตนาการว่าหน่วยความจำในคอมพิวเตอร์ของคุณไม่ใช่แผ่นเรียบ ๆ อีกต่อไป แต่เป็นตึกสูงที่มีหลายชั้นซ้อนกันอย่างแม่นยำ — นั่นคือสิ่งที่นักวิจัยจาก imec และมหาวิทยาลัย Ghent ได้ทำสำเร็จ พวกเขาสร้างโครงสร้างซ้อนชั้นของซิลิกอน (Si) และซิลิกอนเจอร์เมเนียม (SiGe) ได้ถึง 120 ชั้นบนเวเฟอร์ขนาด 300 มม. ซึ่งถือเป็นก้าวสำคัญสู่การผลิต 3D DRAM ที่มีความหนาแน่นสูง
ความท้าทายหลักคือ “lattice mismatch” หรือความไม่เข้ากันของโครงสร้างผลึกระหว่าง Si และ SiGe ที่ทำให้ชั้นต่าง ๆ มีแนวโน้มจะบิดเบี้ยวหรือเกิดข้อบกพร่องที่เรียกว่า “misfit dislocations” ซึ่งอาจทำให้ชิปหน่วยความจำเสียหายได้
ทีมวิจัยแก้ปัญหานี้ด้วยการปรับสัดส่วนเจอร์เมเนียมในชั้น SiGe และเติมคาร์บอนเพื่อช่วยลดความเครียดระหว่างชั้น พร้อมควบคุมอุณหภูมิในกระบวนการ deposition อย่างแม่นยำ เพื่อให้ทุกชั้นเติบโตอย่างสม่ำเสมอ
กระบวนการนี้ใช้เทคนิค epitaxial deposition ที่เปรียบเสมือนการ “วาดภาพด้วยก๊าซ” โดยใช้ silane และ germane ที่แตกตัวบนพื้นผิวเวเฟอร์เพื่อสร้างชั้นบางระดับนาโนเมตรอย่างแม่นยำ
การสร้างโครงสร้างแนวตั้งนี้ช่วยเพิ่มจำนวนเซลล์หน่วยความจำในพื้นที่เดียวกันได้มหาศาล โดยไม่ต้องขยายขนาดชิป และยังเปิดทางให้กับเทคโนโลยีอื่น ๆ เช่น 3D transistors, stacked logic และแม้แต่สถาปัตยกรรมควอนตัม
📌 สรุปเนื้อหาเป็นหัวข้อ
➡️ นักวิจัยจาก imec และมหาวิทยาลัย Ghent สร้างโครงสร้าง 3D DRAM ได้ถึง 120 ชั้น
➡️ ใช้วัสดุซ้อนชั้นระหว่างซิลิกอน (Si) และซิลิกอนเจอร์เมเนียม (SiGe) บนเวเฟอร์ 300 มม.
➡️ ปรับสัดส่วนเจอร์เมเนียมและเติมคาร์บอนเพื่อลดความเครียดระหว่างชั้น
➡️ ใช้เทคนิค epitaxial deposition ด้วยก๊าซ silane และ germane
➡️ ควบคุมอุณหภูมิอย่างแม่นยำเพื่อป้องกันการเติบโตไม่สม่ำเสมอ
➡️ โครงสร้างแนวตั้งช่วยเพิ่มความหนาแน่นของเซลล์หน่วยความจำโดยไม่เพิ่มขนาดชิป
➡️ การซ้อนชั้น 120 bilayers ถือเป็นหลักฐานว่าการ scale แนวตั้งสามารถทำได้จริง
➡️ โครงสร้างนี้สามารถนำไปใช้กับ 3D transistors และสถาปัตยกรรมควอนตัม
➡️ Samsung มี roadmap สำหรับ 3D DRAM และมีศูนย์วิจัยเฉพาะด้านนี้
➡️ การควบคุมระดับอะตอมช่วยให้พัฒนา GAAFET และ CFET ได้แม่นยำยิ่งขึ้น
✅ ข้อมูลเสริมจากภายนอก
➡️ โครงสร้างที่ใช้ Si0.8Ge0.2 มีความสามารถในการกัดกรดแบบเลือกได้สูง
➡️ การซ้อนชั้นแบบนี้มีมากถึง 241 sublayers รวมความหนาเกิน 8 ไมโครเมตร
➡️ การควบคุมความเครียดในชั้นกลางของเวเฟอร์ช่วยลดข้อบกพร่องบริเวณขอบ
➡️ การใช้ carbon doping ช่วยลด lattice mismatch ได้อย่างมีประสิทธิภาพ
➡️ การเติบโตบน quartz reactor อาจทำให้อุณหภูมิผันผวน ต้องควบคุมอย่างระมัดระวัง
➡️ การพัฒนา 3D DRAM เป็นส่วนหนึ่งของแนวโน้มการเปลี่ยนจาก planar DRAM สู่ stacked DRAM
https://www.tomshardware.com/tech-industry/next-generation-3d-dram-approaches-reality-as-scientists-achieve-120-layer-stack-using-advanced-deposition-techniques
0 ความคิดเห็น
0 การแบ่งปัน
6 มุมมอง
0 รีวิว
English