🧠 ชิป 3D AI รุ่นต้นแบบจากทีม Stanford ทีมนักวิจัยจาก Stanford, Carnegie Mellon, University of Pennsylvania และ MIT ได้ร่วมกันพัฒนา ชิป AI แบบ 3D รุ่นแรกที่ผลิตในโรงงานสหรัฐฯ โดยใช้เทคโนโลยีการวางหน่วยความจำและลอจิกซ้อนกันในแนวดิ่งบนเวเฟอร์เดียวกัน ผลงานนี้ถูกสร้างขึ้นที่โรงงาน SkyWater Technology และนำเสนอในงานประชุม IEEE IEDM 2025 ⚙️ นวัตกรรมการผลิต แทนที่จะใช้การประกอบชิปหลายชั้นแบบแยกชิ้น ทีมวิจัยเลือกใช้กระบวนการ monolithic 3D integration ที่สร้างแต่ละเลเยอร์ต่อเนื่องบนเวเฟอร์เดียว ด้วยกระบวนการอุณหภูมิต่ำ (ไม่เกิน 415°C) เพื่อไม่ทำลายวงจรที่อยู่ด้านล่าง ชิปต้นแบบนี้รวม CMOS logic, Resistive RAM (ReRAM) และ Carbon Nanotube Transistors เข้าด้วยกัน ทำให้เกิดการเชื่อมต่อแนวดิ่งที่หนาแน่นและลดระยะทางการส่งข้อมูล 🚀 ผลลัพธ์ที่ได้ การทดสอบฮาร์ดแวร์จริงแสดงให้เห็นว่า ชิป 3D รุ่นนี้มี ประสิทธิภาพสูงกว่าแบบ 2D ถึง 4 เท่า และเมื่อจำลองการเพิ่มชั้นหน่วยความจำและลอจิกมากขึ้น พบว่าสามารถเพิ่มประสิทธิภาพได้ถึง 12 เท่า โดยเฉพาะในงาน AI เช่นโมเดล LLaMA ของ Meta ทีมวิจัยยังคาดการณ์ว่า หากพัฒนาไปอีกขั้น อาจทำให้ energy-delay product ดีขึ้นถึง 100–1000 เท่า ⚠️ ความหมายต่ออนาคต นี่ถือเป็นก้าวสำคัญที่แสดงให้เห็นว่าแนวคิดชิป 3D ไม่ได้จำกัดอยู่แค่ในห้องทดลอง แต่สามารถผลิตได้จริงในโรงงานเชิงพาณิชย์ในสหรัฐฯ การพัฒนานี้อาจช่วยลดการพึ่งพาการย่อขนาดทรานซิสเตอร์ และเปิดทางสู่ยุคใหม่ของการออกแบบชิปที่เน้นการซ้อนชั้นเพื่อเพิ่มประสิทธิภาพ อย่างไรก็ตาม ยังต้องใช้เวลาอีกมากในการปรับปรุงให้พร้อมสำหรับการผลิตในระดับอุตสาหกรรม 📌 สรุปสาระสำคัญ ✅ การพัฒนาชิป 3D AI ➡️ ผลิตในโรงงาน SkyWater สหรัฐฯ ➡️ ใช้เทคโนโลยี monolithic 3D integration ✅ นวัตกรรมที่ใช้ ➡️ CMOS logic + ReRAM + Carbon Nanotube Transistors ➡️ กระบวนการอุณหภูมิต่ำเพื่อป้องกันความเสียหาย ✅ ผลลัพธ์การทดสอบ ➡️ ประสิทธิภาพสูงกว่า 2D ถึง 4 เท่า ➡️ จำลองได้ถึง 12 เท่าในงาน AI ‼️ ข้อควรระวังและความท้าทาย ⛔ ยังไม่พร้อมสำหรับการผลิตเชิงอุตสาหกรรม ⛔ ต้องพัฒนาเพิ่มเติมเพื่อให้ได้ energy-delay product ที่เสถียร https://www.tomshardware.com/tech-industry/semiconductors/stanford-led-team-builds-3d-ai-chip-at-us-foundry-reports-4x-performance-gains