🔗 “AMD Zen 6 เตรียมเปลี่ยนระบบเชื่อมต่อภายในชิป — จาก SERDES สู่ Sea-of-Wires เพื่อประสิทธิภาพและพลังงานที่เหนือกว่า” AMD กำลังเตรียมปรับเปลี่ยนครั้งใหญ่ในสถาปัตยกรรม Zen 6 โดยเฉพาะในส่วนของการเชื่อมต่อระหว่างได (D2D Interconnect) ซึ่งเดิมใช้ระบบ SERDES (serializer/deserializer) มาตั้งแต่ Zen 2 แต่ใน Zen 6 จะเปลี่ยนมาใช้ระบบใหม่ที่เรียกว่า “Sea-of-Wires” ซึ่งเป็นการเชื่อมต่อแบบขนานผ่านสายสั้นจำนวนมากที่อยู่ใต้ไดโดยตรง ระบบ SERDES เดิมมีข้อดีคือสามารถส่งข้อมูลแบบ serial ระหว่าง CCD และ IOD ได้โดยไม่ต้องใช้สายจำนวนมาก แต่ก็มีข้อเสียคือใช้พลังงานสูงจากการแปลงข้อมูลและมี latency จากการ encode/decode และ clock recovery ซึ่งไม่เหมาะกับยุคที่ต้องการ bandwidth สูงและ latency ต่ำ โดยเฉพาะเมื่อมีการเพิ่ม NPU และการประมวลผล AI เข้ามาในชิป AMD ได้เริ่มทดลองระบบ Sea-of-Wires แล้วใน APU รุ่น Strix Halo โดยใช้เทคโนโลยี InFO-oS (Integrated Fan-Out on Substrate) ของ TSMC ร่วมกับ RDL (Redistribution Layer) เพื่อวางสายเชื่อมต่อแบบขนานระหว่างไดโดยตรง ซึ่งช่วยลดการใช้พลังงานและ latency ได้อย่างชัดเจน การเปลี่ยนแปลงนี้จะทำให้ Zen 6 สามารถสื่อสารระหว่าง CCD และ IOD ได้เร็วขึ้น มี bandwidth สูงขึ้น และใช้พลังงานน้อยลง โดยไม่ต้องผ่านการแปลงข้อมูลแบบ serial อีกต่อไป อย่างไรก็ตาม การออกแบบแบบ fan-out ก็มีความซับซ้อนมากขึ้น โดยเฉพาะในเรื่องการจัดการพื้นที่ใต้ไดและการจัดลำดับการเดินสาย ✅ ข้อมูลสำคัญจากข่าว ➡️ AMD เตรียมเปลี่ยนระบบ D2D Interconnect จาก SERDES เป็น Sea-of-Wires ใน Zen 6 ➡️ SERDES ใช้การแปลงข้อมูลแบบ serial ซึ่งมี overhead ด้านพลังงานและ latency ➡️ Sea-of-Wires ใช้สายขนานสั้นจำนวนมากใต้ไดเพื่อสื่อสารโดยตรง ➡️ เริ่มทดลองแล้วใน APU รุ่น Strix Halo โดยใช้เทคโนโลยี InFO-oS และ RDL จาก TSMC ➡️ การเปลี่ยนแปลงนี้ช่วยลดการใช้พลังงานและ latency ได้อย่างมีนัยสำคัญ ➡️ Bandwidth เพิ่มขึ้นจากการใช้พอร์ตขนานจำนวนมาก ➡️ SERDES block ถูกถอดออกจาก Strix Halo และแทนที่ด้วย fan-out pad ➡️ Zen 6 จะใช้แนวทางเดียวกับ Strix Halo ในการออกแบบระบบเชื่อมต่อภายใน ✅ ข้อมูลเสริมจากภายนอก ➡️ SERDES เคยเป็นมาตรฐานในชิปหลายรุ่น เช่น Intel, AMD, NVIDIA สำหรับการเชื่อมต่อระหว่างได ➡️ InFO-oS เป็นเทคโนโลยีที่ใช้ในชิประดับสูง เช่น Apple M-series และ MediaTek Dimensity ➡️ RDL ช่วยให้สามารถวางสายไฟหลายชั้นใต้ไดได้ แต่ต้องใช้การออกแบบที่แม่นยำ ➡️ Sea-of-Wires อาจเป็นแนวทางใหม่สำหรับการออกแบบชิปแบบ chiplet ที่ต้องการความเร็วสูง ➡️ การลด latency และพลังงานใน D2D จะช่วยให้ AI และ NPU ทำงานได้เต็มประสิทธิภาพมากขึ้น https://wccftech.com/amd-to-pivot-from-serdes-to-a-sea-of-wires-d2d-interconnect-with-zen-6-cpus/