Cadence ได้ประกาศขยายพอร์ตโฟลิโอของ Design IP ที่ปรับแต่งให้เหมาะสมกับเทคโนโลยี Intel 18A และ Intel 18A-P โดยเน้นการพัฒนาโซลูชันที่รองรับการออกแบบชิปที่มีประสิทธิภาพสูงสำหรับ AI/ML, HPC และแอปพลิเคชันการเคลื่อนที่ขั้นสูง ความร่วมมือระหว่าง Cadence และ Intel Foundry ช่วยให้ลูกค้าสามารถเพิ่มประสิทธิภาพด้านพลังงาน ประสิทธิภาพ และพื้นที่ (PPA) ได้อย่างโดดเด่น Cadence ยังได้เพิ่ม IP ใหม่ เช่น 224G SerDes สำหรับ Universal Accelerator Link และ Ultra Ethernet, DDR5 - 12.8G ที่รองรับ MRDIMM Gen 2 และ Universal Chiplet Interconnect Express (UCIe) 1.1 48G ที่ช่วยให้การรวมระบบ SiP มีความยืดหยุ่นมากขึ้น นอกจากนี้ Cadence ยังได้พัฒนาโซลูชัน AI-driven เช่น Cadence Cerebrus Intelligent Chip Explorer และ Virtuoso Studio เพื่อรองรับการออกแบบชิปที่มีความซับซ้อน และร่วมมือกับ Intel Foundry ในการพัฒนาเทคโนโลยี Intel 14A-E ✅ การเพิ่ม IP ใหม่ใน Intel 18A และ 18A-P - 224G SerDes สำหรับ Universal Accelerator Link และ Ultra Ethernet - DDR5 - 12.8G รองรับ MRDIMM Gen 2 - UCIe 1.1 48G สำหรับการรวมระบบ SiP ✅ การพัฒนาโซลูชัน AI-driven - Cadence Cerebrus Intelligent Chip Explorer และ Virtuoso Studio - รองรับการออกแบบชิปที่มีความซับซ้อนและประสิทธิภาพสูง ✅ ความร่วมมือกับ Intel Foundry - พัฒนาเทคโนโลยี Intel 14A-E และ Embedded Multi-die Interconnect Bridge-T (EMIB-T) - ช่วยลดความเสี่ยงและเพิ่มความยืดหยุ่นในการออกแบบ ✅ เป้าหมายของการพัฒนา - เพิ่มประสิทธิภาพด้านพลังงาน ประสิทธิภาพ และพื้นที่ (PPA) - รองรับการออกแบบชิปสำหรับ AI/ML, HPC และแอปพลิเคชันการเคลื่อนที่ขั้นสูง https://www.techpowerup.com/336096/cadence-expands-design-ip-portfolio-optimized-for-intel-18a-and-intel-18a-p-technologies