TSMC ได้เปิดเผยแผนการพัฒนาเทคโนโลยีชิป AI รุ่นใหม่ที่มีขนาดใหญ่ขึ้น เพื่อรองรับความต้องการการประมวลผลที่เพิ่มขึ้นในยุค AI และการคำนวณประสิทธิภาพสูง โดยในงาน North American Technology Symposium บริษัทได้แนะนำเทคโนโลยี CoWoS-L (Chip-on-Wafer-on-Substrate) รุ่นใหม่ ซึ่งสามารถรองรับ interposers ขนาดใหญ่ถึง 4,719 mm² และรองรับหน่วยความจำ HBM ได้ถึง 12 stacks เทคโนโลยีนี้จะช่วยเพิ่มประสิทธิภาพการประมวลผลได้มากกว่า 3.5 เท่าเมื่อเทียบกับชิปที่มีอยู่ในปัจจุบัน และยังมีแผนพัฒนา interposers ขนาดใหญ่ขึ้นถึง 7,885 mm² ซึ่งสามารถรองรับระบบ 3D-stacked และหน่วยความจำ HBM4 ได้ถึง 12 stacks TSMC ยังได้พัฒนาเทคโนโลยี System-on-Wafer (SoW-X) ที่สามารถรวมทั้ง wafer เข้าเป็นชิปเดียว ซึ่งเหมาะสำหรับการใช้งานใน AI processors ที่ต้องการประสิทธิภาพสูงสุด ✅ เทคโนโลยี CoWoS-L รุ่นใหม่ - รองรับ interposers ขนาดใหญ่ถึง 4,719 mm² - รองรับหน่วยความจำ HBM ได้ถึง 12 stacks ✅ การพัฒนา interposers ขนาดใหญ่ - ขนาดใหญ่ถึง 7,885 mm² รองรับระบบ 3D-stacked และ HBM4 ✅ เทคโนโลยี System-on-Wafer (SoW-X) - รวมทั้ง wafer เข้าเป็นชิปเดียวสำหรับ AI processors ✅ การจัดการพลังงานและความร้อน - ใช้วงจรจัดการพลังงานขั้นสูงและระบบระบายความร้อนด้วยของเหลว https://www.techspot.com/news/107695-tsmc-unveils-plans-giant-ai-chips-meet-surging.html