Intel กำลังผลักดันการใช้ High-NA EUV lithography ในการผลิตชิป โดยติดตั้งเครื่องมือใหม่และพัฒนาเทคโนโลยีที่เกี่ยวข้อง อย่างไรก็ตาม ต้นทุนสูงและข้อจำกัดด้านโครงสร้างพื้นฐาน อาจทำให้การนำไปใช้ในอุตสาหกรรมล่าช้า ✅ Intel ติดตั้งเครื่อง High-NA EUV และพัฒนาเทคโนโลยีที่เกี่ยวข้อง - บริษัทได้ติดตั้ง ASML Twinscan EXE:5000 และพัฒนา reticles, optical proximity correction (OPC) และ photomasks - มีการประมวลผล 30,000 wafers เพื่อทดสอบความเป็นไปได้ของเทคโนโลยี ✅ ต้นทุนของ High-NA EUV สูงกว่าระบบเดิม - เครื่องมือแต่ละเครื่องมีราคาประมาณ $380 - $400 ล้าน ซึ่งสูงกว่ารุ่น Low-NA EUV - การใช้ High-NA EUV มีค่าใช้จ่ายต่อการผลิตสูงกว่าถึง 2.5 เท่า เมื่อเทียบกับ Low-NA EUV ✅ Intel ใช้ High-NA EUV ในกระบวนการผลิต 14A (1.4nm-class) - เทคโนโลยีนี้ช่วยลดจำนวนขั้นตอนจาก 30 ขั้นตอนเหลือเพียง 1 ขั้นตอน ในบางชั้นของชิป - ผลการทดสอบแสดงให้เห็นว่า คุณภาพของ High-NA EUV เทียบเท่ากับเทคนิคเดิม ✅ ข้อจำกัดด้านโครงสร้างพื้นฐานและการผลิต - ขนาดของ exposure field เล็กลง ทำให้ต้องใช้ การซ้อนภาพ (stitched fields) ซึ่งอาจลดประสิทธิภาพ - Intel เสนอให้ใช้ photomask ขนาดใหญ่ขึ้น (6×12 นิ้วแทน 6×6 นิ้ว) เพื่อแก้ปัญหานี้ ✅ แนวโน้มของการนำ High-NA EUV มาใช้ในอุตสาหกรรม - Intel คาดว่าเทคโนโลยีนี้จะถูกนำไปใช้ในวงกว้างเมื่อ กระบวนการผลิตต้องการ triple หรือ quadruple patterning - อาจต้องรอจนถึง 1.0nm-class generation เพื่อให้ต้นทุนและโครงสร้างพื้นฐานพร้อม https://www.tomshardware.com/tech-industry/intel-has-championed-high-na-euv-chipmaking-tools-but-costs-and-other-limitations-could-delay-industry-wide-adoption-report