Update ข้อมูลของ TSMC N2 กันนิดนึงครับ TSMC ได้เปิดเผยรายละเอียดเพิ่มเติมเกี่ยวกับกระบวนการผลิต N2 (2nm-class) ที่งาน IEEE International Electron Device Meeting (IEDM) 2024 กระบวนการผลิต N2 นี้สามารถลดการใช้พลังงานได้ 24-35% หรือเพิ่มประสิทธิภาพได้ 15% ที่แรงดันไฟฟ้าเดียวกัน และมีความหนาแน่นของทรานซิสเตอร์สูงขึ้น 1.15 เท่าเมื่อเทียบกับกระบวนการผลิต 3nm รุ่นก่อน ข้อดีเหล่านี้ส่วนใหญ่เกิดจากทรานซิสเตอร์แบบ gate-all-around (GAA) nanosheet ใหม่ของ TSMC และการออกแบบเทคโนโลยี N2 NanoFlex ทรานซิสเตอร์ GAA nanosheet ช่วยให้สามารถปรับความกว้างของช่องสัญญาณเพื่อปรับสมดุลระหว่างประสิทธิภาพและการใช้พลังงาน กระบวนการ N2 ยังมีการปรับปรุงที่ระดับกระบวนการและอุปกรณ์เพื่อเพิ่มประสิทธิภาพการขับเคลื่อนของทรานซิสเตอร์และลดความจุที่มีประสิทธิภาพ (Ceff) เพื่อให้ได้ประสิทธิภาพการใช้พลังงานที่ดีที่สุด TSMC คาดว่าจะเริ่มการผลิตเทคโนโลยี N2 ในช่วงครึ่งหลังของปี 2025 ครับ https://www.tomshardware.com/tech-industry/tsmc-shares-deep-dive-details-about-its-cutting-edge-2nm-process-node-at-iedm-2024-35-percent-less-power-or-15-percent-more-performance