🖧 TSMC เปิดตัวโซลูชัน Optical Connectivity สำหรับชิป AI รุ่นใหม่ ที่งาน TSMC European OIP Forum ล่าสุด บริษัท Alchip และ Ayar Labs ได้ร่วมกันสาธิตโซลูชันเชื่อมต่อแบบ Optical I/O ที่สร้างบนแพลตฟอร์ม COUPE (Compact Universal Photonic Engine) ของ TSMC ซึ่งถูกออกแบบมาเพื่อรองรับการประมวลผล AI รุ่นใหม่ โซลูชันนี้สามารถส่งข้อมูลได้สูงสุดถึง 100 Tb/s ต่อหนึ่งตัวเร่งความเร็ว (accelerator) และรองรับการเชื่อมต่อกับชิปอื่น ๆ ผ่านมาตรฐาน UCIe interface สิ่งที่น่าสนใจคือ โซลูชันนี้ช่วยให้บริษัทขนาดเล็กที่ไม่มีทรัพยากรในการพัฒนา subsystem ด้าน optical เอง สามารถเข้าถึงเทคโนโลยีระดับสูงได้ โดยใช้โมดูลที่พร้อมใช้งานจาก Alchip และ Ayar Labs ทำให้ลดต้นทุนการลงทุนหลายสิบล้านดอลลาร์ และยังสามารถขยายระบบได้ในระดับ rack-scale หรือ multi-rack-scale เพื่อเชื่อมต่อชิปจำนวนมหาศาลให้ทำงานเหมือนเป็นโปรเซสเซอร์เดียว ในเชิงเทคนิค โซลูชันนี้ประกอบด้วย สาม chiplets ได้แก่ ตัว protocol converter ของ Alchip, ตัว EIC (electrical interface die) และตัว PIC (photonic integrated circuit) ของ Ayar Labs ที่ใช้สถาปัตยกรรม microring พร้อมตัวเชื่อมต่อไฟเบอร์แบบถอดได้ รองรับทั้ง PAM4 CWDM และ DWDM ซึ่งให้ latency ต่ำและอัตราความผิดพลาดของข้อมูล (BER) ที่ดีมาก นอกจากการเชื่อมต่อระหว่างชิปแล้ว ทีมพัฒนายังมองว่าโซลูชันนี้สามารถนำไปใช้เป็น memory extender ได้ด้วย โดย reference design ที่นำเสนอมีการรวม accelerator dies, HBM stacks และ optical engines บน substrate เดียว ทำให้เกิดการเชื่อมต่อที่มีประสิทธิภาพสูงและใช้พลังงานต่ำ ซึ่งอาจเป็นก้าวสำคัญในการพัฒนา AI accelerators ในอนาคต 📌 สรุปประเด็นสำคัญ ✅ โซลูชัน Optical I/O จาก TSMC, Alchip และ Ayar Labs ➡️ รองรับ bandwidth สูงสุด 100 Tb/s ต่อ accelerator ➡️ ใช้มาตรฐาน UCIe interface เชื่อมต่อกับชิปอื่น ๆ ✅ ช่วยให้บริษัทขนาดเล็กเข้าถึงเทคโนโลยี optical connectivity ได้ง่ายขึ้น ➡️ ลดต้นทุนการลงทุน subsystem optical หลายสิบล้านดอลลาร์ ➡️ สามารถขยายระบบได้ทั้ง rack-scale และ multi-rack-scale ✅ โครงสร้างสาม chiplets ที่ทำงานร่วมกัน ➡️ Protocol converter รองรับ UCIe และ proprietary protocols ➡️ PIC ของ Ayar Labs ใช้ microring architecture พร้อม fiber connector ✅ การใช้งานที่หลากหลาย ➡️ เชื่อมต่อ XPU-to-XPU, XPU-to-switch และ switch-to-switch ➡️ สามารถใช้เป็น memory extender ได้ ‼️ ความท้าทายและข้อควรระวัง ⛔ การผลิตและบูรณาการ subsystem optical ต้องการความแม่นยำสูง ⛔ หาก latency หรือ BER ไม่เป็นไปตามมาตรฐาน อาจกระทบต่อประสิทธิภาพ AI accelerators ⛔ การขยายระบบในระดับ multi-rack-scale อาจเพิ่มความซับซ้อนในการจัดการพลังงานและความเสถียร https://www.tomshardware.com/tech-industry/semiconductors/industrys-first-tsmc-coupe-based-optical-connectivity-solution-for-next-gen-ai-chips-displayed-alchip-and-ayar-labs-show-future-silicon-photonics-device